Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
32K点的fftVHDL实现,可直接在可编程逻辑器件上运行实现...
基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器...
java网站源代码,有数据库的操作代码,业务逻辑代码等内容...
JTAG协议分析软件,配合周立功的LA1032逻辑分析仪使用,可以观察各种JTAG仿真器的通信过程....