FPGA/CPLD数字电路设计经验分享,有助于设计能力提高
上传时间: 2013-08-16
上传用户:flg0001
FPGA/CPLD数字电路设计经验分享。大唐公司的!
上传时间: 2013-08-17
上传用户:wangchong
在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平
标签: 数字电路
上传时间: 2013-08-18
上传用户:nairui21
CPLD数字电路设计——使用MAX+plusⅡ入门篇.rar 不能错过的书籍
上传时间: 2013-08-21
上传用户:zhtzht
关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间
上传时间: 2013-08-31
上传用户:梧桐
CPLD数字电路设计硬件描述语言一例+一本经典教材,入门专用
上传时间: 2013-09-04
上传用户:as275944189
数字电路仿真,数字电路课程设计,proteus仿真,详细电路图
上传时间: 2013-09-24
上传用户:ynsnjs
高速数字电路测试技术
上传时间: 2013-11-17
上传用户:hakim
数字电路应用介绍
标签: 脉冲数字电路
上传时间: 2014-12-23
上传用户:invtnewer
主要介绍电子设计自动化EDA技术的仿真软件Multisim的主要功能特点,并通过该软件对基于555定时器设计的多谐振荡器的波形仿真这一实例来进一步说明它在数字电路设计中的应用。在与传统实验进行对比的同时得出其也具有局限性的结论。
上传时间: 2013-10-20
上传用户:lalalal