verilog hdl 夏宇闻数字逻辑设计
复杂数字逻辑系统的VerilogHDL 设计技术和方法...
复杂数字逻辑系统的VerilogHDL 设计技术和方法...
为了使设计的多输出组合逻辑电路达到最简,运用复合卡诺图化简多输出函数,找出其各项的公共项,得到的表达式不一定是最简的,但是通过找公共项,使电路中尽量使用共用的逻辑门,从而减少电路整体的逻辑门,使电路简单。结果表明,利用复合卡诺图化简后设计出的电路更为简单。 ...
对数字电路设计中的重要环节--逻辑函数式的处理进行了解析。分逻辑函数式的化简、检查、变换3个方面作了详细探讨,且对每个方面给出了相应的见解,即对逻辑函数式的化简方面提出宜采用先卡诺图法再代数法的综合法;对逻辑函数式的检查方面指出了观察互补出现的因子并检验在特殊条件下是否存在该因子的&ldqu...
74HC系列通用逻辑电路功能...
基于遗传算法的组合逻辑电路的自动设计,依据给出的真值表,利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性,采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约,因此采用硬件化设计具有重要的意义。为了证明基于FPGA的遗传算法的高效性,设计了遗传算法的各个模块,实现...