从算法设计到硬线逻辑的实现：复杂数字逻辑系统的Verilog
上传时间： 2016-03-09
上传用户：weixiao99
生成卷积码的matlab仿真程序及其说明文档
上传时间： 2014-12-01
上传用户：xg262122
VHDL硬件描述语言与数字逻辑电路设计，需要的朋友可以下载。
上传时间： 2016-03-10
上传用户：1427796291
计算机程序设计艺术第二卷，经典算法入门书籍
上传时间： 2014-11-27
上传用户：ggwz258
计算机程序设计艺术第三卷，经典算法入门书籍
上传时间： 2014-09-09
上传用户：kristycreasy
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器，以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位，易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM，实验仪可独立运行，适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间： 2016-03-14
上传用户：671145514
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
上传时间： 2016-03-16
上传用户：nanfeicui
稀疏矩阵运算器 本程序要求用“带行逻辑链接信息”的三元组顺序表表示稀疏矩阵，实现两个矩阵相加、相减和相乘的运算。具体有以下几点： 1.本程序中稀疏矩阵的输入形式采用三元组表示，而运算结果的矩阵则以通常的阵列形式列出。本实验的三元组输入顺序为在行号小的优先的条件下，列号小的输入！要求输入的行数与列数不大于20，且输入三元组的结束标志为“0 0 0”。 2.程序执行过程： （1）运行后，打印出功能选项，可供选择。 （2）选择相应功能后，若选1~3，则要求输入两个矩阵的行数与列数，再以三元组顺序输入矩阵，并且打印出响应的运算结果。接着循环执行（1），（2）。 （3）若选择4，quit。则直接退出程序。
上传时间： 2013-12-22
上传用户：fandeshun
C的卷积运算的源代码，你用VC编译一下就可以了
上传时间： 2014-09-02
上传用户：er1219
语言基础(初学都必修)包括数据类型、运算符与表达式,运算符和表达式,逻辑运算符和逻辑表达式,C语言中的关键字,定义宏和使用宏定义,数据类型转换
上传时间： 2016-03-18
上传用户：nanshan
