SignalTap II 内嵌逻辑分析仪是Altera 公司Quartus II 软件中内嵌的一种调试程序,通过把一段执行逻辑分析功能 的代码和客户的设计组合在一起编译、布局布线,完成传统逻辑分析仪的功能。介绍了SignalTap II 的基本内容、实现原理以及 在实际工程中的应用环境。结合ATM交换矩阵的设计实例,详细阐述了用SignalTapII 对FPGA 调试的具体方法和调试步骤, 以及在工程中的使用全过程。分析比较了该方法与传统的外置式逻辑分析仪的优劣,对SignalTap II 应用条件进行了阐述。
标签： SignalTapII FPGA 逻辑分析仪 调试
上传时间： 2013-07-13
上传用户：古谷仁美
近些年来，FPGA已经成为现代电子、半导体行业的最重要组成部分之一，针对FPGA的综合技术的研究是电子设计自动化技术的重要研究方向。逻辑综合是FPGA综合的重要步骤，它包括逻辑优化和工艺映射。本文主要研究了针对一种新型ALM(Adaptive Logic Model)结构FPGA的工艺映射算法。 论文首先对已有FPGA逻辑综合技术进行了全面的总结，从逻辑优化和工艺映射两个方面分析了传统算法对ALM结构FPGA的适应性，通过分析我们得出结论，传统的逻辑优化算法仍然能够适用于ALM结构FPGA的逻辑综合，而工艺映射算法则需要进行改进。 在以上分析的基础上，根据ALM结构的特点，论文提出了一种以面积优化为主，同时考虑延迟的针对ALM结构FPGA的工艺映射算法——ALMmap。该算法包括几个子算法，递减迭代装箱算法能够很好的适应ALM结构的灵活性；通过ALM装箱算法并加入共享输入处理，将多个LUT装入一个ALM结构中；再汇聚路径的处理有助于提高效率和减少面积；算法在已有的多级分解算法基础上考虑了延迟因素，在不降低面积优化效果的同时降低了延迟；通过全局优化从全局范围对面积进行了进一步的优化。 最后，我们对ALMmap算法与传统算法进行了测试与比较，通过实验数据表明，ALMmap能够很好的发挥ALM结构的灵活性，考虑延迟的多级分解算法能够很好的降低延迟，与传统基于K-LUT的工艺映射算法相比，具有更好的面积与延迟综合性能。
上传时间： 2013-06-24
上传用户：hechao3225
移动通信是目前通信技术中发展最快的领域之一，CDMA技术凭借其良好的抗噪性、保密性和低功率等优势成为第三代移动通信的关键技术。目前大规模可编程逻辑器件FPGA为CDMA移动通信系统的设计提供了新的技术手段。 本文在深入分析CDMA通信系统的原理和特点的基础上，提出了CDMA基站基带系统的总体设计方案，论述了CDMA基站基带系统前向链路和反向链路中各个信号处理模块的工作原理，对CRC编码模块、卷积编码模块、块交织器、PN码生成器、Walsh码发生器、基带成形滤波器、QPSK调制器、PN码捕获与跟踪模块、Viterbi译码器等CDMA基站基带系统的各个模块进行了基于FPGA的建模和设计，取得了一些有价值的阶段性成果。这些对CDMA移动通信系统进行深入探索、研究和设计，具有一定的学术意义和应用价值。
上传时间： 2013-04-24
上传用户：daguda
在传统的数字传输系统中，纠错编码与调制是各自独立设计并实现的，译码与解调也是如此。80年代初，Ungerboeck根据调制解调与纠错编码的特点，提出了一种新的思想，称作网格编码调制，记为TCM。它是将调制解调与纠错编码当成一个整体来设计。它的中心思想是：采用编码方法将信号空间做最佳分割，使已调信号矢量端点间有最大的距离。这样就可以在相同发射功率、相同有效性的条件下提高信息传输的可靠性，特别适用于频带受限和功率受限信道。它在卫星通信和移动通信中的应用又使它成为研究热点。 本文介绍了TCM编码调制的基本原理，在此基础上提出了一种新的TCM编码的方法；介绍了卷积码Viterbi译码的基本原理和步骤，在此基础上分析了TCM的Viterbi译码的特点；研究了TCM在高斯白噪声条件下的误码性能及其编码增益，并在MATLAB上仿真来进行验证；介绍了数字逻辑设计的基本方法和流程，在此基础上介绍了基于FPGA的TCM系统的各个模块。
上传时间： 2013-07-26
上传用户：13913148949
随着信息技术的发展，数字信号的采集与处理在科学研究、工业生产、航空航天、医疗卫生等部门得到越来越广泛的应用，这些应用中对数字信号的传输速度提出了比较高的要求。传统的基于ISA总线的信号传输效率低，严重制约着系统性能的提高。 PCI总线以其高性能、低成本、开放性、软件兼容性等众多优点成为当今最流行的计算机局部总线。但是，由于PCI总线硬件接口复杂、不易于接入、协议规范比较繁琐等缺点，常常需要专用的接口芯片作为桥接，为了解决这一系列问题，本文提出了一种基于FPGA的PCI总线接口桥接逻辑的实现方案，支持PCI突发访问方式，突发长度为8至128个双字长度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量为6000个逻辑宏单元，速度为-8，编译后系统速度可以达到80MHz，取得了良好的效果。 基于FPGA的PCI总线接口桥接逻辑的核心是PCI接口模块。在硬件方面，特别讨论了PCI接口模块、地址转换模块、数据缓冲模块、外部接口模块和SRAM DMA控制模块等五个功能模块的设计方案和硬件电路实现方法，着重分析了PCI接口模块的数据传输方式，采用模块化的方法设计了内部控制逻辑，并进行了相关的时序仿真和逻辑验证，硬件需要软件的配合才能实现其功能，因此设备驱动程序的设计是一个重要部分，论文研究了Windows XP体系结构下的WDM驱动模式的组成、开发设备驱动程序的工具以及开发系统实际硬件的设备驱动程序时的一些关键技术。 本文最后利用基于FPGA的PCI总线接口桥接逻辑中的关键技术，对PCI数据采集卡进行了整体方案的设计。该系统采用Altera公司的cyclone Ⅱ系列FPGA实现。
上传时间： 2013-05-22
上传用户：彭玖华
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：zhenyushaw
数字通信系统中，信道受到多种类型噪声的影响，信息在传输过程中会出现错误。为提高系统传输的可靠性，除了扩展带宽、增加发射功率和降低系统噪声等方法外，纠错编码也是常用技术。在编码过程中，卷积码充分利用了各组之间...
上传时间： 2013-06-27
上传用户：xuanchangri
本文在阐述卷积码编解码器基本工作原理的基础上，提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计（2，1，6）卷积码编解码器的方法。
上传时间： 2013-06-16
上传用户：zfh920401
随着数字技术、大规模集成电路及计算机的大量普及和快速发展，逻辑分析仪(Logic Analyzer，简称LA)作为数字系统的数据域测试仪器中应用最为广泛、最有代表性的一种通用测试仪器，为解决越来越复杂的数字系统的检测和故障诊...
上传时间： 2013-05-17
上传用户：鱼鱼鱼yu
卷积Turbo码因其优异的纠错性能越来越受人门的关注，而编码器和译码器是编码理论实际应用的重点和难点。论文根据IEEE802.16e标准，以低时延、高吞吐量、支持高时钟频率、参数可配置为目标，对卷积Turbo码编码器和译码器的FPG...
上传时间： 2013-05-19
上传用户：cuibaigao
