CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集:4000 CMOS 3输入双或非门1反相器.pdf4001 CMOS 四2输入或非门.pdf4002 CMOS 双4输入或非门.pdf4006 CMOS 18级静态移位寄存器.pdf4007 CMOS 双互补对加反相器.pdf4008 CMOS 4位二进制并行进位全加器.pdf4009 CMOS 六缓冲器-转换器（反相）.pdf4010 CMOS 六缓冲器-转换器（同相）.pdf40100 CMOS 32位双向静态移位寄存器.pdf40101 CMOS 9位奇偶发生器-校验器.pdf40102 CMOS 8位BCD可预置同步减法计数器.pdf40103 CMOS 8位二进制可预置同步减法计数器.pdf40104 CMOS 4位三态输出双向通用移位寄存器.pdf40105 CMOS 先进先出寄存器.pdf40106 CMOS 六施密特触发器.pdf40107 CMOS 2输入双与非缓冲-驱动器.pdf40108 CMOS 4×4多端寄存.pdf40109 CMOS 四三态输出低到高电平移位器.pdf4011 CMOS 四2输入与非门.pdf40110 CMOS 十进制加减计数-译码-锁存-驱动.pdf40117 CMOS 10线—4线BCD优先编码器.pdf4012 CMOS 双4输入与非门.pdf4013 CMOS 带置位-复位的双D触发器.pdf4014 CMOS 8级同步并入串入-串出移位寄存器.pdf40147 CMOS 10线—4线BCD优先编码器.pdf4015 CMOS 双4位串入-并出移位寄存器.pdf4016 CMOS 四双向开关.pdf40160 CMOS 非同步复位可预置BCD计数器.pdf40161 CMOS 非同步复位可预置二进制计数器.pdf40162 CMOS 同步复位可预置BCD计数器.pdf40163 CMOS 同步复位可预置二进制计数器.pdf4017 CMOS 十进制计数器-分频器.pdf40174 CMOS 六D触发器.pdf40175 CMOS 四D触发器.pdf4018 CMOS 可预置 1分N 计数器.pdf40181 CMOS 4位算术逻辑单元.pdf40182 CMOS 超前进位发生器.pdf4019 CMOS 四与或选译门.pdf40192 CMOS 可预制四位BCD计数器.pdf40193 CMOS 可预制四位二进制计数器.pdf40194 CMOS 4位双向并行存取通用移位寄存器.pdf4020 CMOS 14级二进制串行计数-分频器.pdf40208 CMOS 4×4多端寄存器.pdf4021 CMOS 异步8位并入同步串入-串出寄存器.pdf4022 CMOS 八进制计数器-分频器.pdf4023 CMOS 三3输入与非门.pdf4024 CMOS 7级二进制计数器.pdf4025 CMOS 三3输入或非门.pdf40257 CMOS 四2线-1线数据选择器-多路传输.pdf4026 CMOS 7段显示十进制计数-分频器.pdf4027 CMOS 带置位复位双J-K主从触发器.pdf4028 CMOS BCD- 十进制译码器.pdf4029 CMOS 可预制加-减（十-二进制）计数器.pdf4030 CMOS 四异或门.pdf4031 CMOS 64级静态移位寄存器.pdf4032 CMOS 3位正逻辑串行加法器.pdf4033 CMOS 十进制计数器-消隐7段显示.pdf4034 CMOS 8位双向并、串入-并出寄存器.pdf4035 CMOS 4位并入-并出移位寄存器.pdf4038 CMOS 3位串行负逻辑加法器.pdf4040 CMOS 12级二进制计数-分频器.pdf4041 CMOS 四原码-补码缓冲器.pdf4042 CMOS 四时钟控制 D 锁存器.pdf4043 CMOS 四三态或非 R-S 锁存器.pdf4044 CMOS 四三态与非 R-S 锁存器.pdf4045 CMOS 21位计数器.pdf4046 CMOS PLL 锁相环电路.pdf4047 CMOS 单稳态、无稳态多谐振荡器.pdf4048 CMOS 8输入端多功能可扩展三态门.pdf4049 CMOS 六反相缓冲器-转换器.pdf4050 CMOS 六同相缓冲器-转换器.pdf4051 CMOS 8选1双向模拟开关.pdf4051,2,3.pdf4052 CMOS 双4选1双向模拟开关.pdf4053 CMOS 三2选1双向模拟开关.pdf4054 C
上传时间： 2021-11-09
上传用户：kent
Artix-7 XC7A35T-DDR3开发板资料硬件参考设计资料QM_ XC7A35T开发板主要特征参数如下所示： 主控FPGA：XC7A35T-1FTG256C； 主控FPGA外部时钟源频率：50MHz； XC7A35T-1FTG256C芯片内部自带丰富的Block RAM资源，达到了1,800kb； XC7A35T-1FTG256C芯片逻辑单元数为33,280； QM _XC7A35T板载N25Q064A SPI Flash芯片，8MB(64Mbit)的存储容量； QM _XC7A35T板载256MB镁光的DDR3存储器，型号为MT41K128M16JT-125:K； QM _XC7A35T提供核心板芯片工作的3.3V电源，有一路3.3V的LED电源指示灯，板载高性能DC/DC芯片给FPGA 1.0V Core电压，DDR3 1.5V电压供电以及VDD_AUX的1.8V电压； QM _XC7A35T引出了两排2x32p、2.54mm间距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模块、高速ADC采集模块或者CMOS摄像头模块等； QM _XC7A35T引出了芯片的2路按键用于测试,其中一路用于PROGROM_B信号编程按钮； QM _XC7A35T引出了芯片的3路LED灯用于测试，其中一路LED为FPGA_DONE信号指示灯； QM _XC7A35T引出了芯片的JTAG调试端口，采用单排6p、2.54mm间距的排针；
标签： DDR3
上传时间： 2022-05-11
上传用户：shjgzh
本文首先对eMMC5.0规范进行了研究总结，并在此基础上根据系统指标提出了整体设计方案。存储器以FPGA作为主控制器，按照功能划分为SFP光纤接口模块、DDR3高速缓存模块、eMMC阵列存储模块和与上位机通信的干兆网模块。在系统逻辑设计中重点介绍了eMMC阵列控制逻辑的实现。通过对eMMC阵列的初始化单元、传输控制单元、命令接口单元以及阵列同步逻辑单元的设计，实现了eMMC阵列在HS400工作模式下的数据存储。然后对系统其他模块进行设计，配合完成整个系统的存储功能。最后，依据设计方案，搭建了硬件测试平台。使用ChipScope，IBERT等对各个模块进行了在线调试。重点对eMMC阵列控制器进行了调试，并对SFP光纤接口模块和DDR3高速缓存模块的逻辑进行了验证。结果表明，本文设计的使用eMMC新型存储介质的高速固态存储器能够实现156MB/s的存储带宽，同时具有容量大、可移植强与系统升级容易等特点，满足设计要求。本文开展的基于eMMC阵列的高速固态存储器的研究与设计，为后续动态测试领域的应用奠定了基础。关键词：eMMC阵列，eMMC5.0，数据存储器，HS400
上传时间： 2022-06-19
上传用户：ibeikeleilei
按照结构清晰、层次分明的原则，本书可分为以下几部分：第一部分为数字电路基础篇。主要包括第一章。重点介绍了数字电路的一些基础知识，如数字电路与模拟电路的比较、数字电路的分类、数制与编码等，它们是分析和理解数字电路的基础。第二部分为逻辑门和组合逻辑电路篇。主要包括第二章、第三章。重点介绍了两个方面的内容：一是基本门电路，如分立元件门电路、集成门电路等，它们是组成组合逻辑电路的基本逻辑单元；二是组合逻辑电路，如编码器、译码器、显示译码器、数据选择器、加法器和数值比较器等，常见的组合电路目前已经制作成集成电路，应用十分广泛。第三部分为双稳态触发器和时序逻辑电路篇。主要包括第四章、第五章。重点介绍了两个方面的内容：一是双稳态触发器电路，如基本RS触发器、同步触发器、主从JK触发器、边沿触发器、T型和T型触发器等；二是时序逻辑电路，简要分析了时序电路的特点及分类，并对几种典型的寄存器和计数器作了介绍。第四部分为脉冲波形的产生与整形电路篇。主要包括第六章。重点讨论了脉冲的产生和整形。在脉冲振荡器中，主要介绍在数字系统中最常使用的多谐振荡器；在整形电路中，主要介绍施密特触发器和单稳态触发器。并对一种在脉冲波形的产生和整形电路中应用十分广泛的多功能集成电路555定时器进行详细分析。第五部分是存储器和微控制器篇。主要包括第七章。重点介绍了只读存储器、随机存储器的结构和原理，并对微处理器的基本结构、工作过程和应用作了简要分析。第六部分为DAC转换器和ADC转换器篇。主要包括第八章。DAC转换器和ADC转换器，也就是通常所说的数/模转换和模/数转换电路，它们是数字系统不可缺少的组成部分，如用微控制器对生产过程进行控制，就必须首先将被控制的模拟量转换为数字量，才能送到微控制器系统中去进行运算和处理，然后又需将运算得到的数字量转换为模拟量，才能实现对被控参数的控制。
标签： 数字电子技术
上传时间： 2022-06-24
上传用户：jiabin
基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用方法 9.2.6 for循环语句的使用方法 9.2.7 二进制数转换BCD码的硬件实现 9.2.8 可编程单脉冲发生器与显示单元的接口 9.2.9 具有LCD显示单元的可编程单脉冲发生器的硬件实现 9.2.10 编译指令-"文件包含"处理的使用方法
标签： Verilog-HDL LCD 9.2 显示单元
上传时间： 2014-06-23
上传用户：xc216
alu算术逻辑运算单元 主要代码 运行环境为QU6.0
上传时间： 2013-12-04
上传用户：wang0123456789
算术逻辑运算单元，它根据输入的8种不同操作码分别实现相应的加、与、异或、跳转等基本操作运算。利用这几种基本运算可以实现很多种其他运算以及逻辑判断等操作
标签： 算术逻辑运算
上传时间： 2016-02-26
上传用户：refent
1. 课程设计的任务 本次课程设计的任务是实现一个算术逻辑运算单元，使之能够完成不带进位位算术、逻辑八位二进制数的运算。由具有扩展能力强，结构简单清晰，连线方便快捷的总线结构作为系统结构。系统测试采用在系统的每个总线上设置测试孔。采用闪存存储数据，系统可以通过监测模块来修改和控制微程序的运行。 采用若干种类的芯片组作为运算器和数据输入输出缓冲、输入锁存器，其中2片74LS181构成8位字长的ALU单元是算术逻辑运算单元核心。
标签： 算术逻辑运算
上传时间： 2014-01-11
上传用户：123456wh
用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.
上传时间： 2013-12-11
上传用户：星仔
4位ALU逻辑运算单元，可进行加法、减法、逻辑运算、移位等操作。
上传时间： 2016-05-29
上传用户：wxhwjf
