逻辑分析

于博士信号完整性分析入门-初稿

信号完整性分析新手入门知识

标签： 信号完整性分

上传时间： 2013-10-18

上传用户：wanqunsheng
对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析

　　电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在 Altera Stratix V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。本文是BDTI完整的FPGA浮点DSP分析报告。　　 Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。

标签： Altera FPGA DSP 28

上传时间： 2014-12-28

上传用户：18888888888
高级FPGA教学实验指导书－逻辑设计部分

高级FPGA教学实验指导书－逻辑设计部分

标签： FPGA 教学实验指导书分

上传时间： 2013-10-28

上传用户：时代电子小智
简单分频时序逻辑分频电路设计

简单分频时序逻辑电路设计分频电路，有图，有代码

标签： 分频时序逻辑电路设计

上传时间： 2013-11-25

上传用户：wanqunsheng
简单的组合逻辑设计

简单的组合逻辑设计教程，FPGA

标签： 组合逻辑设计

上传时间： 2013-10-27

上传用户：daguogai
基于单片机和FPGA的程控型逻辑分析仪设计与实现

基于单片机和FPGA的程控型逻辑分析仪设计与实现

标签： FPGA 单片机程控 逻辑分析仪

上传时间： 2013-11-01

上传用户：磊子226
Multisim的时序逻辑电路设计仿真

通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法,并利用软件对设计进行仿真。

标签： Multisim 时序逻辑仿真电路设计

上传时间： 2013-11-06

上传用户：songyue1991
DC逻辑综合

芯片综合的过程：芯片的规格说明，芯片设计的划分，预布局，RTL 逻辑单元的综合，各逻辑单元的集成，测试，布局规划，布局布线，最终验证等步骤。设计流程与思想概述：一个设计从市场需求到实际应用需要运用工程的概念和方法加以实现，这需要工程人员遵循一定的规则按一定的设计步骤进行操作。

标签： 逻辑

上传时间： 2013-11-24

上传用户：wangyi39
基于CPLD的QDPSK调制解调电路设计

为了在CDMA系统中更好地应用QDPSK数字调制方式，在分析四相相对移相（QDPSK)信号调制解调原理的基础上，设计了一种QDPSK调制解调电路，它包括串并转换、差分编码、四相载波产生和选相、相干解调、差分译码和并串转换电路。在MAX+PLUSⅡ软件平台上，进行了编译和波形仿真。综合后下载到复杂可编程逻辑器件EPM7128SLC84-15中，测试结果表明，调制电路能正确选相，解调电路输出数据与QDPSK调制输入数据完全一致，达到了预期的设计要求。 Abstract: In order to realize the better application of digital modulation mode QDPSK in the CDMA system， a sort of QDPSK modulation-demodulation circuit was designed based on the analysis of QDPSK signal modulation-demodulation principles. It included serial/parallel conversion circuit, differential encoding circuit, four-phase carrier wave produced and phase chosen circuit, coherent demodulation circuit, difference decoding circuit and parallel/serial conversion circuit. And it was compiled and simulated on the MAX+PLUSⅡ software platform,and downloaded into the CPLD of EPM7128SLC84-15.The test result shows that the modulation circuit can exactly choose the phase，and the output data of the demodulator circuit is the same as the input data of the QDPSK modulate. The circuit achieves the prospective requirement of the design.

标签： QDPSK CPLD 调制解调电路设计

上传时间： 2014-01-13

上传用户：qoovoop
AES中SubBytes算法在FPGA的实现

介绍了AES中,SubBytes算法在FPGA的具体实现.构造SubBytes的S-Box转换表可以直接查找ROM表来实现.通过分析SubBytes算法得到一种可行性硬件逻辑电路,从而实现SubBytes变换的功能.

标签： SubBytes FPGA AES 算法

上传时间： 2013-11-30

上传用户：hzy5825468