简单分频时序逻辑电路设计分频电路，有图，有代码
上传时间： 2014-01-21
上传用户：924484786
通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平台进行时序逻辑电路的设计原理及构成方法,并利用软件对设计进行仿真。
上传时间： 2014-01-05
上传用户：sunchao524
在高速数字电路飞速发展的今天，信号的频率不断提高, 信号完整性设计在P C B设计中显得日益重要。其中由于传输线效应所引起的信号反射问题是信号完整性的一个重要方面。本文研究分析了高速PCB 设计中的反射问题的产生原因，并利用HyperLynx 软件进行了仿真，最后提出了相应的解决方法。
上传时间： 2013-12-18
上传用户：lht618
* 高斯列主元素消去法求解矩阵方程AX=B,其中A是N*N的矩阵,B是N*M矩阵 * 输入: n----方阵A的行数 * a----矩阵A * m----矩阵B的列数 * b----矩阵B * 输出: det----矩阵A的行列式值 * a----A消元后的上三角矩阵 * b----矩阵方程的解X
上传时间： 2015-07-26
上传用户：xauthu
(1) 、用下述两条具体规则和规则形式实现.设大写字母表示魔王语言的词汇 小写字母表示人的语言词汇 希腊字母表示可以用大写字母或小写字母代换的变量.魔王语言可含人的词汇. (2) 、B→tAdA A→sae (3) 、将魔王语言B(ehnxgz)B解释成人的语言.每个字母对应下列的语言.
上传时间： 2013-12-30
上传用户：ayfeixiao
《VDHL硬件描述语言与数字逻辑》 ——————电子工程师必备知识 西安电子科技大学出版社出版 第一章 数字系统硬件设计概述 第二章 VHDL语言程序的基本结构 第三章 VHDL语言的数据类型及运算操作符 第四章 VHDL语言构造体的描述方式 第五章 VHDL语言的主要描述语言 第六章 数值系统的状态模型 第七章 基本逻辑电路设计 第八章 仿真与逻辑综合 第九章 计时电路设计实例 第十章 微处理器接口芯片设计实例 第十一章 93版和87版VHDL语言的主要区别 第十二章 MAX+plusII使用说明
上传时间： 2013-12-30
上传用户：皇族传媒
1. 下列说法正确的是 （ ） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中，正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上传时间： 2017-01-04
上传用户：netwolf
本文详细阐述了CPU逻辑电路设计的方法并给出了实际的逻辑电路以及功能模拟结果
标签： CPU芯片逻辑设计技术
上传时间： 2015-10-18
上传用户：xinsn6517
C语言课程设计上机实习内容 一、从下面题目中任选一题： A．简单的学生成绩管理程序设计 B．考卷成绩分析软件程序设计 C．简单医疗费用报销管理软件程序设计 除此之外，学生也可自行选择课题进行设计，如自动柜员机界面程序、学生信息管理（包括生日祝贺）、计件工资管理等（但课题必须经指导教师审题合格后方可使用）。 二、课程设计说明书的编写规范 1、程序分析和设计 2、流程图 3、源程序清单 4、调试过程：测试数据及结果，出现了哪些问题，如何修改的 5、程序有待改进的地方 6、本次实习的收获和建议 三、提交的资料 1、软件 软件需提供源程序，并能正常运行。 注：对于程序中未能实现的部分需要加以说明。 对于程序中所参考的部分代码需要加以声明，并说明出处。 2、文档 课程设计文档要求打印稿，同时提交电子文档。文档中必须包含课程设计小结，即收获和体会。 文档要注意格式，标题一律用小四号宋体加黑，正文用五号宋体，行间距固定值18，首行缩进2字符；如果有图表，每个图表必须顺序编号并有标题，如“图1 计算平均分的N-S图”、“表1 地信081班成绩一览表”，一般图名在图的正下方、表名在表的正上方。 四、成绩评定 通过学生的动手能力、独立分析解决问题的能力、创新能力、课程设计报告、答辩水平以及学习态度综合考核。 考核标准包括： 1、完成设计题目所要求的内容，程序书写规范、有一定的实用性，占45%； 2、平时表现（考勤＋上机抽查）占10%； 3、课程设计报告占30%； 4、答辩及演示占15%。 五、实习计划 以选题一为例 实习计划 时间 内容 第1天 一、布置实习内容和要求 1、 实习内容介绍、实习安排、实习纪律、注意事项 2、 学生选题 第2天 二、上机实习 1、根据所选题的要求，进行总体设计，确定程序总体框架 2、选择和准备原始数据，制作.txt文本文件 第3天 3、文件的读写函数的使用，实现文本文件的读取和写入功能。 使用函数fread（）； fwrite（）； fprint（）； fscan（）；完成对原始数据的文本输入和输出。 第4、5天 4、主要算法的选择和功能实现（以学生成绩管理系统为例）： ① 计算每个学生三门功课的平均分，并按平均分排列名次，若平均分相同则名次并列；结果写入文件。 ② 统计全班每门课程的平均分，并计算各分数段（60以下，60~69，70~79，80~89，90以上）的学生人数；结果写入文件。 第6、7天 5、结果格式输出及程序整合（以学生成绩管理系统为例） ① 按格式在屏幕上打印每名学生成绩条； ② 在屏幕上打印出所有不及格学生的下列信息：学号，不及格的课程名，该不及格课程成绩； （选做）在屏幕打印优等生名单（学号，三门课程成绩，平均成绩，名次），优等生必须满足下列条件：1)平均成绩大于90分；或平均分大于85分且至少有一门功课为100分；或者平均分大于85分且至少两门课程成绩为95分以上；2) 名次在前三名； 3) 每门功课及格以上； 第8天 三、测试完整程序 要求功能完整，结果符合设计要求，并进行程序验收。 第9、10天 四、编写报告 完成实习报告的编写，并打印上交报告。
上传时间： 2016-06-27
上传用户：lh643631046
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
