近年来，随着控制系统规模的扩大和总线技术的发展，对数据采集和传输技术提出了更高的要求。目前，很多设备需要实现从单串口通信到多路串口通信的技术改进。同时，随着以太网技术的发展和普及，这些设备的串行数据需要通过网络进行传输，因而有必要寻求一种解决方案，以实现技术上的革新。 本文分别对串行通信和基于TCP/IP协议的以太网通信进行研究和分析，在此基础上，设计一个嵌入式系统一基于APM处理器的多路串行通信与以太网通信系统，来实现F8-DCS系统中多路串口数据采集和以太网之间的数据传输。主要作了如下工作：首先，分析了当前串行通信的应用现状和以太网技术的发展动态，通过比较传统的多路串口通信系统的优缺点，设计出了一种采用CPID技术和CAN总线技术相结合的新型技术，并结合F8-DCS系统数据量大和实时性高的特点，对串行通讯帧同步的方法进行了详细的研究。然后，根据课题的实际需求，对系统进行总体设计和功能模块划分，并详细介绍了基于ARM7处理器的多路串口通信接口、以太网通信接口以及二者之间的数据传输接口的电路设计。在软件设计上，对系统的启动代码、串行通信协议、串口驱动以及多串口与网口间双向数据传输等进行了详细的论述。最后，将上述技术应用于某大型火电厂主机F8-DCS系统I/O通讯网络的测试与分析，达到了设计要求。
上传时间： 2013-07-31
上传用户：aeiouetla
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
RFID技术是一种新兴的自动识别技术,具有信息量大、读取距离远、可同时读取多张卡片等特点,被广泛应用于门禁、物流、管理等领域. 虚拟仪器是现代计算机技术和仪器技术深层次结合的产物.虚拟仪器充分利用了计算机的运算、存储、回放显示及文件管理等智能化功能,同时把传统仪器的专业化功能和面板控件软件化,使之与计算机结合构成一台功能完全与传统硬件仪器相同,同时又充分享用了计算机软硬件资源的全新虚拟仪器系统. Wiegand协议和ABA协议作为一种常用的通讯协议被广泛的应用于RFID读卡器与上位机之间的通讯以及RFID读卡器与控制器之间的通讯.本设计的目的是检测Wiegand协议和ABA协议的数据通信是否符合协议规定,主要包括脉冲宽度、脉冲间隔等.本设计包含FPGA和上位机软件两部分,FPGA上完成对信号的采样和对采样数据的储存和缓冲,上位机完成对采样数据的处理,以及波形的显示.FPGA上的设计应用Verilog语言在Altera公司的Max+PlusII平台上进行开发.上位机软件设计基于NI公司的图形化编程软件LabVIEW.
上传时间： 2013-05-20
上传用户：1134473521
·《单片机应用技术选编》选编了1994年、1995年国内30余种科技期刊中有关单片机应用的文章530篇。其中全文编入的为129篇，摘要编入的为401篇。全书共分十章，分别是单片机综合应用与发展，数据采集与前向通道接口技术，伺服控制与后向通道接口技术，人机对话通道接口技术，网络、通讯控制与多机系统，微机系统的电源技术，系统的可靠性与抗干扰设计，应用开发中的经验与体会，综合应用实例和文章摘要。 本书所
上传时间： 2013-06-29
上传用户：hphh
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
电子、电气产品的设计，必须保证在一定的电磁环境中能正常工作，既满足标准规定的抗干扰极限值要求，在受到一定的电磁干扰时，无性能降级或故障；又要满足标准规定的电磁辐射极限值的要求，对电磁环境不构成污染。所以，产品设计之初，就要从分析产品预期的电磁环境、干扰源、耦合途径和敏感部件入手，采用相应的技术措施，抑制干扰源、切断或削弱耦合途径，增强敏感部件的抗干扰能力等。文中详细介绍了一款485通讯隔离产品从辐射超标到顺利通过FCC CLASS B认证，在原理设计、PCB制板等多方面所做的各项改进措施。文中所提到的方法及规则，对产品EMC设计具有很大的参考及指导意义。
上传时间： 2013-10-24
上传用户：sz_hjbf
在通讯电源的应用中，电源的容量都大于实际负载的用量，这一方面是为了保证有足够的容量用于电池充电，另一方面也是考虑扩容的需要。这样的话，往往电源系统由于带载率低而低于最佳效率点运行。艾默生公司发明的电源休眠节能技术可以控制实际工作的整流模块容量，从而使电源系统接近最佳效率点运行。其主要优点是：
上传时间： 2013-10-21
上传用户：朗朗乾坤
使用Win32创建串口通讯程序源代码：本文的目的是介绍如何在Win32中处理串口。串口通讯可以通过多种技术实现，例如：ActiveX,I/O存取和文件操作。本文介绍Win32平台下通过文件操作技术使用串口。程序员可以使用 Microsoft Visual C++ Version 6.0所提供的kernel32.lib。在Microsoft Windows(2000,Me,XP and 95/98)中，串口作为文件处理。因此可以通过Windows文件创建函数打开串口。文章不仅介绍了串口通讯，也介绍了在串口通讯应用程序中实现多任务，多任务可以使串口通讯应用程序在同一时间处理更多的任务，例如：读数据任务，发送数据任务，GUI任务等。
上传时间： 2013-12-12
上传用户：dysyase
M68HC11单片机原理、应用及技术手册 【整理者】悠子 【提供者】drre 【详细说明】M68HC11单片机原理、应用及技术手册/MOTOROLA单片机开发应用丛书 书名: M68HC11单片机原理、应用及技术手册/MOTOROLA单片机开发应用丛书 作者: 涂时亮主编 出版社: 复旦大学出版社 出版日期: 1992-11-01 简介: 介绍了M68HC11单片机的系统结构、指令系统、程序设计方法和片内存贮器和它的定时系统、串行通讯口、串行外围接口、A/D、脉冲累加器、Watchdog等各种I/O功能的结构和使用方法等。 第一章 MOTOROLA单片机简介 1.1 发展概述 1.2 MOTOROLA单片机的结构特点 1.2.1 储存器组织 1.2.2 OPU结构 1.2.3 中断处理 1.2.4 并行I/O口 1.2.5 定时器系统 1.2.6 串行口 1.2.7 其他I/O功能 1.3MOTOROLA单片机系列 1.3.1抵挡 8 位单片机 1.3.2高档 8 位单片机 M68HO11 1.3.3MOTOROLA模块化单片机 .............................. ................................
上传时间： 2014-12-25
上传用户：hz07104032
随着计算机网络及现场总线技术技术的发展，PLC及触摸屏在工业控制和楼宇自动化中的应用非常广泛。现场总线技术及其总线接口模块、智能仪表、控制设备等组成的综合监控系统已成为当前自动化技术发展的一个重要方向。在工控领域，PLC与触摸屏结合运用的技术已越来越为工程人员所了解与熟悉 ,由于触摸屏具有操作简便、界面美观直接、编程容易掌握、与PLC通讯良好、抗干扰能力强等等特点 ,它正迅速地渗入各个行业 ,发挥自动化控制的最大优势。 PROFIBUS提供了两种通信协议：DP、FMS，富士UG系列的触摸屏支持其中的DP协议。富士触摸屏具有很强的兼容性，可以与近30个厂家的PLC通讯，兼容性极强，而且还可以和计算机通讯(开放式通讯协议)。
上传时间： 2013-11-24
上传用户：wangdean1101
