频率特性测试仪(简称扫频仪)是一种测试电路频率特性的仪器，它广泛应用于无线电、电视、雷达及通信等领域，为分析和改善电路的性能提供了便利的手段。而传统的扫频仪由多个模块构成，电路复杂，体积庞大，而且在高频测量中，大量的分立元件易受温度变化和电磁干扰的影响。为此，本文提出了集成化设计的方法，针对可编程逻辑器件的特点，对硬件实现方法进行了探索。 本文对三大关键技术进行了深入研究： 第一，由扫频信号发生器的设计出发，对直接数字频率合成技术(DDS)进行了系统的理论研究，并改进了ROM压缩方法，在提高压缩比的同时，改进了DDS系统的杂散度，并且利用该方法实现了幅度和相位可调制的DDS系统-扫频信号发生器。 第二，为了提高系统时钟的工作频率，对流水线算法进行了深入的研究，并针对累加器的特点，进行了一系列的改进，使系统能在100MHz的频率下正常工作。 第三，从系统频率特性测试的理论出发，研究如何在FPGA中提高多位数学运算的速度，从而提出了一种实现多位BCD码除法运算的方法—高速串行BCD码除法；随后，又将流水线技术应用于该算法，对该方法进行改进，完成了基于流水线技术的BCD码除法运算的设计，并用此方法实现了频率特性的测试。 在研究以上理论方法的基础上，以大规模可编程逻辑器件EP1K100QC208和微处理器89C52为实现载体，提出了基于单片机和FPGA体系结构的集成化设计方案；以VerilogHDL为设计语言，实现了频率特性测试仪主要部分的设计。该频率特性测试仪完成扫频信号的输出和频率特性的测试两大主要任务，而扫频信号源和频率特性测试这两大主要模块可集成在一片可编程逻辑器件中，充分体现了可编程逻辑器件的优势。 本文首先对相关的概念理论进行了介绍，包括DDS原理、流水线技术等，进而提出了系统的总体设计方案，包括设计工具、语言和实现载体的选择，而后，简要介绍了微处理器电路和外围电路，最后，较为详细地阐述了两个主要模块的设计，并给出了实现方式。
上传时间： 2013-06-08
上传用户：xiangwuy
当前，在系统级互连设计中高速串行I/O技术迅速取代传统的并行I/O技术正成为业界趋势。人们已经意识到串行I/O“潮流”是不可避免的，因为在高于1Gbps的速度下，并行I/O方案已经达到了物理极限，不能再提供可靠和经济的信号同步方法。基于串行I/O的设计带来许多传统并行方法所无法提供的优点，包括：更少的器件引脚、更低的电路板空间要求、减少印刷电路板（PCB）层数、PCB布局布线更容易、接头更小、EMI更少，而且抵抗噪声的能力也更好。高速串行I/O技术正被越来越广泛地应用于各种系统设计中，包括PC、消费电子、海量存储、服务器、通信网络、工业计算和控制、测试设备等。迄今业界已经发展出了多种串行系统接口标准，如PCI Express、串行RapidIO、InfiniBand、千兆以太网、10G以太网XAUI、串行ATA等等。 Aurora协议是为私有上层协议或标准上层协议提供透明接口的串行互连协议，它允许任何数据分组通过Aurora协议封装并在芯片间、电路板间甚至机箱间传输。Aurora链路层协议在物理层采用千兆位串行技术，每物理通道的传输波特率可从622Mbps扩展到3.125Gbps。Aurora还可将1至16个物理通道绑定在一起形成一个虚拟链路。16个通道绑定而成的虚拟链路可提供50Gbps的传输波特率和最大40Gbps的全双工数据传输速率。Aurora可优化支持范围广泛的应用，如太位级路由器和交换机、远程接入交换机、HDTV广播系统、分布式服务器和存储子系统等需要极高数据传输速率的应用。 传统的标准背板如VME总线和CompactPCI总线都是采用并行总线方式。然而对带宽需求的不断增加使新兴的高速串行总线背板正在逐渐取代传统的并行总线背板。现在，高速串行背板速率普遍从622Mbps到3.125Gbps，甚至超过10Gbps。AdvancedTCA（先进电信计算架构）正是在这种背景下作为新一代的标准背板平台被提出并得到快速的发展。它由PCI工业计算机制造商协会（PICMG）开发，其主要目的是定义一种开放的通信和计算架构，使它们能被方便而迅速地集成，满足高性能系统业务的要求。ATCA作为标准串行总线结构，支持高速互联、不同背板拓扑、高信号密度、标准机械与电气特性、足够步线长度等特性，满足当前和未来高系统带宽的要求。 采用FPGA设计高速串行接口将为设计带来巨大的灵活性和可扩展能力。Xilinx Virtex-IIPro系列FPGA芯片内置了最多24个RocketIO收发器，提供从622Mbps到3.125Gbps的数据速率并支持所有新兴的高速串行I/O接口标准。结合其强大的逻辑处理能力、丰富的IP核心支持和内置PowerPC处理器，为企业从并行连接向串行连接的过渡提供了一个理想的连接平台。 本文论述了采用Xilinx Virtex-IIPro FPGA设计传输速率为2.5Gbps的高速串行背板接口，该背板接口完全符合PICMG3.0规范。本文对串行高速通道技术的发展背景、现状及应用进行了简要的介绍和分析，详细分析了所涉及到的主要技术包括线路编解码、控制字符、逗点检测、扰码、时钟校正、通道绑定、预加重等。同时对AdvancedTCA规范以及Aurora链路层协议进行了分析， 并在此基础上给出了FPGA的设计方法。最后介绍了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT设计工具，可在标准ATCA机框内完成单通道速率为2.5Gbps的全网格互联。
上传时间： 2013-05-29
上传用户：frank1234
本文对G.729语音编码算法的基本原理和实现系统开发方面进行了深入研究。针对G.729语音编码算法在实际应用中存在的一些问题，在大量分析和实验的基础上，提出了新的改进算法。G.729语音编码算法硬件实现方面，国内外现在主要以DSP为实现平台，这是由于DSP以其卓越的运算能力为数字语音信号处理领域的研究及开发提供了有力的工具。但G.729语音编码算法具有计算复杂和数据存储量大的固有缺陷，随着通信量的不断增加和服务的扩展，对G.729语音编码实时性的要求也越来越高。随着微电子制造工艺的发展，越来越多的语音编码平台采用DSP与FPGA或MCU相互结合的系统，通过进行软硬件协同设计提高编码效率。
上传时间： 2013-06-30
上传用户：ccclll
随着移动终端、多媒体、Internet网络、通信，图像扫描技术的发展，以及人们对图象分辨率，质量要求的不断提高，用软件压缩难以达到实时性要求，而且会带来因传输大量原始图象数据带来的带宽要求，因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作为图像变换，量化后的处理环节，是图像压缩中必不可少的部分。研究熵编解码器的硬件实现，具有广阔的应用背景。本文以星载视频图像压缩的硬件实现项目为背景，对熵编码器和解码器的硬件实现进行探讨，给出了并行熵编码和解码器的实现方案。熵编解码器中的难点是huffman编解码器的实现。在设计并行huffman编码方案时通过改善Huffman编码器中变长码流向定长码流转换时的控制逻辑,避免了因数据处理不及时造成数据丢失的可能性，从而保证了编码的正确性。而在实现并行的huffman解码器时，解码算法充分利用了规则化码书带来的码字的单调性，及在特定长度码字集内码字变化的连续性，将并行解码由模式匹配转换为算术运算，提高了存储器的利用率、系统的解码效率和速度。在实现并行huffman编码的基础上，结合针对DC子带的预测编码，针对直流子带的游程编码，能够对图像压缩系统中经过DWT变换，量化，扫描后的数据进行正确的编码。同时，在并行huffman解码基础上的熵解码器也可以解码出正确的数据提供给解码系统的后续反量化模块，进一步处理。在本文介绍的设计方案中，按照自顶向下的设计方法，对星载图像压缩系统中的熵编解码器进行分析，进而进行逻辑功能分割及模块划分，然后分别实现各子模块，并最终完成整个系统。在设计过程中，用高级硬件描述语言verilogHDL进行RTL级描述。利用了Altera公司的QuartusII开发平台进行设计输入、编译、仿真，同时还采用modelsim仿真工具和symplicity的综合工具，验证了设计的正确性。通过系统波形仿真和下板验证熵编码器最高频率可以达到127M，在62.5M的情况下工作正常。而熵解码器也可正常工作在62.5M，吞吐量可达到2500Mbps，也能满足性能要求。仿真验证的结果表明：设计能够满足性能要求，并具有一定的使用价值。
上传时间： 2013-05-19
上传用户：吴之波123
数字超声诊断设备在临床诊断中应用十分广泛，研制全数字化的医疗仪器已成为趋势。尽管很多超声成像仪器设计制造中使用了数字化技术，但是我们可以说现代VLSI 和EDA 技术在其中并没有得到充分有效的应用。随着现代电子信息技术的发展，PLD 在很多与B 型超声成像或多普勒超声成像有关的领域都得到了较好的应用，例如数字通信和相控雷达领域。 在研究现代超声成像原理的基础上，我们首先介绍了常见的数字超声成像仪器的基本结构和模块功能，同时也介绍了现代FPGA 和EDA 技术。随后我们详细分析讨论了B 超中，全数字化波束合成器的关键技术和实现手段。我们设计实现了片内高速异步FIFO 以降低采样率，仿真结果表明资源使用合理且访问时间很小。正交检波方法既能给出灰度超声成像所需要的回波的幅值信息，也能给出多普勒超声成像所需要的回波的相移信息。我们设计实现了基于直接数字频率合成原理的数控振荡器，能够给出一对幅值和相位较平衡的正交信号，且在FPGA 片内实现方案简单廉价。数控振荡器输出波形的频率可动态控制且精度较高，对于随着超声在人体组织深度上的穿透衰减，导致回波中心频率下移的声学物理现象，可视作将回波接收机的中心频率同步动态变化进行补偿。 还设计实现了B 型数字超声诊断仪前端发射波束聚焦和扫描控制子系统。在单片FPGA 芯片内部设计实现了聚焦延时、脉宽和重复频率可动态控制的发射驱动脉冲产生器、线扫控制、探头激励控制、功能码存储等功能模块，功能仿真和时序分析结果表明该子系统为设计实现高速度、高精度、高集成度的全数字化超声诊断设备打下了良好的基础，将加快其研发和制造进程，为生物医学电子、医疗设备和超声诊断等方面带来新思路。
上传时间： 2013-06-18
上传用户：hfmm633
本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-07
上传用户：时代电子小智
本论文是以GSM基站系统为对象研究了软件无线电思想在移动通信中应用的可行性，通过构造一个具有开放性、标准化、模块化的通用硬件平台，用软件来完成各种功能。 本文首先从整体上介绍了GSM移动通信系统及其实现过程，通过大量的Matlab仿真详细论述了GSM蜂窝通信系统中的语音编码、信道编码、交织、加密、调制等技术。 其次，文中介绍了GSM信道编码规则，其中重点阐述了CRC、卷积码和交织码的基本原理和算法实现，并完成了三者编码译码的软件设计，采用FPGA技术实现并验证了设计的正确性。 最后，对GMSK调制和解调的原理及特点进行论述，并提出了软件实现的可行性方案，为下一步的软件设计打下了坚实的基础。硬件试验平台是软件实现的基础，因此，文中进行了详细的分析与设计，并给出了部分电路设计图，对相关课题的研究具有一定的指导意义和参考价值。
上传时间： 2013-04-24
上传用户：Yukiseop
软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构，被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是：构造一个开放性、标准化、模块化的通用硬件平台，并使宽带模数和数模转换器尽可能靠近天线，从而将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式，综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分，集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展，可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力，成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计，选择有代表性的16QAM和QPSK两种方式作为研究对象，采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后，着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时，在设计中成功地调用了Xilinx公司的IP核，实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构，因而硬件的调试和升级变得很容易，而内嵌CPU使信号处理过程可以用软件进行控制，充分体现了软件无线电的灵活性。 通过本论文的研究，初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性，并对将来的扩展问题进行了研究和讨论，为实现完整的软件无线电系统奠定了基础。
上传时间： 2013-06-10
上传用户：xhz1993
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
上传时间： 2013-04-24
上传用户：shanml
无线模块24l01 7对1多机通信
上传时间： 2013-07-12
上传用户：yaohe123
