📚 连续增减计数技术资料

📦 资源总数：1737
💻 源代码：5608

🔥 连续增减计数热门资料

查看全部1737个资源 »

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存...

📅 👤 zycidjl
VHDL 100 MHz

💻 连续增减计数源代码

查看更多 »
💻
里程计数.asm
💻
io口连续执行测试.asm
💻
io连续执行.m51
💻
io口连续执行测试.lst
💻
io连续执行.uv2
💻
io连续执行.lnp
📂 连续增减计数资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 1737 个资源