基于VHDL的4位带异步清零的二进制计数器。
基于VHDL的4位带异步清零的二进制计数器。...
基于VHDL的4位带异步清零的二进制计数器。...
一个8位的十进制频率计数器,功能经过测试....
用4位十进制计数器对用户输入时钟信号进行计数,计数间隔为1秒钟。计数满1秒钟后将计数值(即频率值)所存到4位寄存器中显示,并将计数器清0,在进行下一次计数。 频率计由三种模块组成:testctl为控制模块,由1Hz其准产生rst_cnt,load,cnt_en信号;cnt10为带清0及计数允许的十...
一个用VerilogHDL语言编写的模6的二进制计数器...
用VHDL语言编的带有异步清零功能的十进制计数器...