上下文无关文法（Context-Free Grammar, CFG）是一个4元组G=(V, T, S, P)，其中，V和T是不相交的有限集，S∈V，P是一组有限的产生式规则集，形如A→α，其中A∈V，且α∈(V∪T)*。V的元素称为非终结符，T的元素称为终结符，S是一个特殊的非终结符，称为文法开始符。 设G=(V, T, S, P)是一个CFG，则G产生的语言是所有可由G产生的字符串组成的集合，即L(G)={x∈T* | Sx}。一个语言L是上下文无关语言（Context-Free Language, CFL），当且仅当存在一个CFG G，使得L=L(G)。 *⇒ 例如，设文法G：S→AB A→aA|a B→bB|b 则L(G)={a^nb^m | n,m>=1} 其中非终结符都是大写字母，开始符都是S，终结符都是小写字母。
标签： Context-Free Grammar CFG
上传时间： 2013-12-10
上传用户：gaojiao1999
汇编语言中，实现基本输入输出的代码，可以通过键盘输入，再在屏幕显示输入符号的十六进制表示
标签： 汇编语言
上传时间： 2015-09-26
上传用户：BIBI
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计• 测试• 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括：基本功能——以数字形式显示时、分、秒的时间，小时计数器为同步24进制，可手动校时、校分；扩展功能——仿广播电台正点报时，任意时刻闹钟（选做），自动报整点时数（选做）；其它扩展功能——显示年月日（能处理大月小月，可手动任意设置年月日），秒表（包括开始、暂停和清零）。
标签： Cyclone Verilog Altera 144C
上传时间： 2015-09-27
上传用户：1051290259
Java写的一个能在二进制，八进制，十进制，十六进制格雷码之间自由转化的工具，学习数字电路的同学可能会喜欢。
上传时间： 2015-09-29
上传用户：chfanjiang
前几天刚下的一个ASP的AES源码 输入keySize密钥长度(128、192、256),Src明文字符串，Key密钥字符串, 明文字符串不能超过 &HFFFF长度,输出：密文十六进制字符串
上传时间： 2013-12-30
上传用户：561596
用C调用汇编子程序读扇区数据并建立存储文件，将扇区数据用十六进制显示在屏幕上
上传时间： 2015-10-17
上传用户：曹云鹏
LEX源文件，把 十进制转为16进制，是编译原理试验的内容
标签： LEX
上传时间： 2014-01-25
上传用户：xymbian
单片机和PC机串口通讯实例说明 首先打开串口调试程序并按要求设置。启动51板后，按S10切换至接收状态，按S12切换至发送状态，启动默认为发送状态。 发送状态： 进入发送状态后，可向PC发送1-9 9个数字，并且数码显示同时显示发送的数，按S1发送1，按S2发送2，依次到按S9发送9。S11无用。发送成功可在串口调试程序的数据接收栏中显示收到的数据。 发送状态： 进入发送状态后，在串口调试程序的数据发送栏中输入00-FF的16进制2位数，点击手动发送，如发送成功，51版将16进制数通过程序转换为10进制数并显示在数码显示块上。如选择自动发送则改变数据发送栏中的数字，数据就自动发送至51板。（注：发送数据时数据必为2位16进制数，不足添0，如00，01，02，33，44，AF。）
上传时间： 2015-10-18
上传用户：zhengzg
LRC校验函数说明及程序源码, 错误校验用于 ASCII 模式。这个错误校验码是一个 8 位二进制数，可作为 2 个 ASCII 十六进制字节传送。计算 LRC 码时，仅设备地址、功能代码、数据块字节参加
上传时间： 2014-10-28
上传用户：zyt
自己做的一个串口通信的程序，环境vc＋＋6.0,可以收发字符，文件，16进制显示
上传时间： 2015-10-31
上传用户：三人用菜
