一种LUT函数运算单元的FPGA实现方法，希望能够帮助大家
标签： FPGA LUT 函数 运算
上传时间： 2013-08-22
上传用户：thuyenvinh
protel中CPLD器件的库可以方便的放进protel中
标签： protel CPLD 器件
上传时间： 2013-08-29
用VHDL语言在CPLD/FPGA上实现浮点运算的方法
标签： VHDL CPLD FPGA 语言
上传时间： 2013-09-05
上传用户：life840315
集成运放开发应用电路设计360例
标签： 360 集成运放 应用电路
上传时间： 2014-08-21
上传用户：541657925
运放与ADC和DAC连接
标签： Walt Jung ADC DAC
上传时间： 2013-10-10
上传用户：zhqzal1014
1.运放误用(Bruce Carter)
标签： Carter Bruce 运放
上传时间： 2013-11-05
上传用户：kaixinxin196
增益可变运放AD603_的原理及应用
标签： 603 AD 增益可变运放
上传时间： 2013-12-19
上传用户：macarco
分析了基于理想运算放大器构建的滤波器性能以及参数选原则。针对理想运算放大器所构建的滤波器模型当运算放大器为非理想器件时所制造出的滤波器响应性能并不理想这一问题。研究了非理想运算放大器构建的滤波器器件参数对响应时间的影响，提出了一种选取其最优参数值以构建所需滤波器的方法，实验结果表明了该方法的有效性。
标签： 运放 低通滤波电路 优化设计
上传时间： 2013-11-08
上传用户：fnggknj
电流反馈式运算放大器应用电路指南
标签： 电流 反馈式 应用电路 运算放大器
上传时间： 2014-12-21
上传用户：z754970244
基于CSMC的0.5 μmCMOS工艺，设计了一个高增益、低功耗、恒跨导轨到轨CMOS运算放大器，采用最大电流选择电路作为输入级，AB类结构作为输出级。通过cadence仿真，其输入输出均能达到轨到轨，整个电路工作在3 V电源电压下，静态功耗仅为0.206 mW，驱动10pF的容性负载时，增益高达100.4 dB，单位增益带宽约为4.2 MHz，相位裕度为63°。
标签： CMOS 增益 低功耗 轨到轨
上传时间： 2013-11-04
上传用户：xlcky
