专辑类-数字处理及显示技术专辑-106册-9138M T6963C内藏控制器液晶显示模块使用手册-45页-2.0M-PDF版.pdf
上传时间： 2013-04-24
上传用户：情义强哥
采用软件校正的TMS320f2812内置ADC采样值方案
上传时间： 2013-08-02
上传用户：wang5829
电子式互感器与传统电磁式互感器相比，在带宽、绝缘和成本等方面具有优势，因而代表了高电压等级电力系统中电流和电压测量的一种极具吸引力的发展方向。随着信息技术的发展和电力市场中竞争机制的形成，电子式互感器成为人们研究的热点；越来越多的新技术被引入到电子式互感器设计中，以提高其工作可靠性，降低运行总成本，减小对生态环境的压力。本文围绕电子式互感器实用化中的关键技术而展开理论与实验研究，具体包括新型传感器、双传感器的数据融合算法、数字接口、组合式电源、低功耗技术和自监测功能的实现等。 目前电子式电流互感器(ECT)大多数采用单传感器开环结构，对每个环节的精度和可靠性的要求都很高，严重制约了ECT整体性能的提高，影响其实用化。本文介绍了新型传感器～铁心线圈式低功率电流传感器(LPET)和印刷电路板(PCB)空心线圈及其数字积分器，在此基础上设计了一种基于LPCT和PCB空心线圈的组合结构的新型电流传感器。该结构具有并联的特点，结合了这两种互感器的优点，采用数据融合算法来处理两路信号，实现高精度测量和提高系统可靠性，并探索出辨别LPET饱和的新方法。试验和仿真结果表明，这种新型电流传感器可以覆盖较大的电流测量范围，达到IEC 60044-8标准中关于测量(幅值误差)、保护(复合误差)和暂态响应(峰值)的准确度要求，能够作为多用途电流传感器使用。 在电子式电压互感器方面，基于精密电阻分压器的新型传感器在原理、结构和输出信号等方面与传统的电压互感器有很大不同，本文设计了一种可替代10kV电磁式电压互感器的精密电阻分压器。通过试验研究与计算分析，得出其性能主要受电阻特性和杂散电容的影响，并给出了减小其误差的方法。测试结果表明，设计的10kV精密电阻分压器的准确度满足IEC 60044-7标准要求，可达0.2级。 电子式互感器的关键技术之一是内部的数字化以及其标准化接口，本文以10kV组合型电子式互感器为对象设计了一种实用化的数字系统。以精密电阻分压器作为电压传感器，电流传感器则采用基于数据融合算法的LPCT和PCB空心线圈的组合结构。本文首先解决了互感器间的同步与传感器间的内部同步问题，进而依照IEC61850-9-1标准，实现了组合型电子式互感器的100M以太网接口。 电子式电流互感器在高电压等级的应用研究中，ECT高压侧的电源问题是关键技术之一。论文首先分析了两种电源方案：取电CT电源和激光电源。取电CT电源通过一个特制的电流互感器(取电CT)，直接从高压侧母线电流中获取电能。在取电CT和整流桥之间设计一个串联电感，大大降低了施加在整流桥上的的感应电压并限制了取电CT的输出电流，起到了稳定电压和保护后续电路的作用。激光电源方案以先进的光电转换器、半导体激光二极管和光纤为基础，单独一根上行光纤同时完成供能和控制信号的传输，在不影响光供能稳定性的情况下，数据通信完成在短暂的供能间隔中。在高电位端控制信号通过在能量变换电路中增加一个比较器电路被提取出来。本文还提出了一种将两种供能方式结合使用的组合电源，并设计了这两种电源之间的切换方法，解决了取电CT电源的死区问题，延长了激光器的使用寿命。作为综合应用实例，设计并完成了以LPCT为传感器、由组合电源供能、采用低功耗技术的高压电子式电流互感器。互感器高压侧的一次转换器能够提供两路传感器数据通道，并且具有温度补偿和采集通道的自校正功能，在更宽温度、更大电流范围内保证了极高的测量精度：互感器低电位端的二次转换器具有数字和模拟接口，可以接收数据并发送命令来控制一次转换器，包括同步和校正命令在内的数据信号可以通过同一根供能光纤传送到一次转换器。该互感器具有在线监测功能，这种预防性维护和自检测功能够提示维护或提出警告，提高了可靠性。系统测试表明：具有低功耗光纤发射驱动电路的一次转换器平均功耗在40mw以下：上行光纤中通信波特率可以达到200kb/s，下行光纤中更是高达2Mb/s；系统准确度同时满足IEC6044-8标准对0.2S级测量和5TPE级保护电子式互感器的要求。
上传时间： 2013-06-09
上传用户：handless
CAD打开时候提示找不到字体GBCBIG.SHX，可以使用这个字体。使用方法：下载后解压到AUTO CAD安装目录下的FONTS文件夹内。
上传时间： 2013-07-31
上传用户：集美慧
电子功能模件是机电产品的基本组成部分，其水平高低直接决定整个机电产品的工作质量。当前PCB自动测试系统大多为欧美产品，价格相当昂贵，远远超出我国中小电子企业的承受能力。为了提高我国中小企业电子设备的竞争力，本课题研发了适合于我国中小企业、价格低廉、使用方便的PCB路内测试系统。 本文首先详细介绍了PCB各种检测技术的原理和特点，然后根据本课题面向的用户群和他们对PCB测试的需求，组建PCB内测试系统。本系统基于虚拟仪器设计思想，以PCB上模拟电子器件、组合逻辑电路及由其构成的功能模块等为被测对象，包括路内测试仪、逻辑分析单元、信号发生器、高速数据采集器、多路通道扫描器及针床。其中：路内测试仪对不同被测对象选择不同测试方法，采用电位隔离法实现了被测对象与PCB上其他元器件的隔离，并采用自适应测试方法提高测试结果的准确度。逻辑分析单元主要采用反向驱动技术测试常见的组合逻辑电路。信号发生器能同时产生两路正弦波、方波、斜波、三角波等常用波形。数据采集器能同时采集四路信号，以USB接口与主机通讯。多路通道扫描器采用小型继电器阵列来实现，可扩展性好。针床采用新型夹具，既保证接触性能，又不至破坏触点。 实践表明，本系统能对常用电子功能模件进行自动测试，基本达到了预期目标。
上传时间： 2013-06-06
上传用户：klds
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-06-13
上传用户：夜月十二桥
SD4840/4841/4842/4843/4844是用于开关电源的内置高压MOSFET电流模式PWM控制器系列产品。该电路待机功耗低，启动电流低。在待机模式下，电路进入打嗝模式，从而有效地降低电路的
上传时间： 2013-04-24
上传用户：gcs333
台达内部研发培训教程，相当专业，适合开发者学习
上传时间： 2013-04-24
上传用户：branblackson
