Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
标签： Verilog DDS 正弦信号发生器 模块
上传时间： 2013-08-28
上传用户：asdfasdfd
基于DSP+FPGA的扩频接收机快捕技术，一片技术文章
标签： FPGA DSP 扩频接收机
上传时间： 2013-08-29
上传用户：emhx1990
用Verilog实现基于FPGA的通用分频器
标签： Verilog FPGA 分频器
上传时间： 2013-08-30
上传用户：xingyuewubian
分频器 FPGＡ程序设计 二分频 对硬件设计有很大用处\r\n
标签： FPG 分频器 二分频 程序设计
上传时间： 2013-08-31
上传用户：lhc9102
一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
标签： 整数 分频电路 分频 电路设计
上传时间： 2013-09-01
上传用户：909000580
ju继续上载CPLD的黄金参考源代码，希望对电子爱好者有所帮助
标签： CPLD 参考源 代码
上传时间： 2013-09-03
上传用户：日光微澜
基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
标签： CPLD-FPGA 整数 分频器
上传用户：pioneer_lvbo
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n
标签： VHDL 源程序 整数 分频器
上传时间： 2013-09-04
上传用户：fdfadfs
用8031加载ALtera的FPGA，也可用于Xilinx的FPGA的加载
标签： ALtera 8031 FPGA
上传时间： 2013-09-06
上传用户：txfyddz
使用8031单片机加载FPGA的源代码,为FPGA的加载提供了另一种方便的方法.
标签： FPGA 8031 单片机 源代码
上传用户：瓦力瓦力hong
