虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

载波频率

载波频率是在信号传输的过程中,并不是将信号直接进行传输,而是将信号负载到一个固定频率的波上,这个过程称为加载,这样的一个固定频率。严格的讲,就是把一个较低的信号频率调制到一个相对较高的频率上去,这被低频调制的较高频率就叫载波频率,也叫基频。
  • 国家标准-电力线载波系统设计导则-GB-T14430-93.pdf

    专辑类-国标类相关专辑-313册-701M 国家标准-电力线载波系统设计导则-GB-T14430-93.pdf

    标签: 14430 GB-T 93

    上传时间: 2013-07-26

    上传用户:yy307115118

  • 国家标准-电力线载波系统设计导则.zip

    专辑类-国标类相关专辑-313册-701M 国家标准-电力线载波系统设计导则.zip

    标签: zip 国家标准 电力线载波 系统设计

    上传时间: 2013-04-24

    上传用户:chengli008

  • 一种具有频率自动跟踪功能的超声波电机驱动电源的设计.rar

    超声波电机(Ultrasonic Motor,简称USM)是近二十年来发展起来的一种新原理微型电机,该类电机不同于传统的电磁感应电机,它是利用压电陶瓷的逆压电效应激发超声振动,借助弹性体谐振放大,通过摩擦耦合使运动体产生旋转或直线运动。这种电机具有结构紧凑、响应快、低速大力矩、不受电磁干扰、断电自锁等优点,在微型机械、机器人、精密仪器、家用电器、汽车、航空航天等方面有着广泛的应用前景。 二十多年来超声波电机的研究取得了很大的进展,有些机型已经逐步产业化。为了适应超声波电机推广应用和产业化发展的需要,必须加强电机驱动控制技术的研究工作。目前,小型化、通用化、高性能的驱动电源和简单、实用的控制技术已成为国内外研究的热点。本文总结了国内外关于超声波电机的驱动控制技术以及其驱动电源的设计理论与经验,分析了电机的阻抗特性及其谐振频率漂移的影响因素。在此基础上,本文提出了基于保持电机驱动电压、电流间相位差恒定不变的频率跟踪方法,设计了一种新型的超声波电机驱动电源。 本文开展的主要研究工作如下: (1)简要介绍了超声波电机的基本原理、独特优点、发展历史以及本论文的选题意义和主要内容。 (2)分析了超声波电机的阻抗特性,在此基础上研究了电机频率漂移的原因及不利影响,总结了各种实现频率跟踪的方法。 (3)在理论分析的基础上,提出了基于保持超声波电机驱动电压、电流间相位差恒定不变的频率跟踪方法,该方法可以由锁相环CD4046实现。 (4)对所设计的超声波电机驱动电源进行实验,从实验结果可知该电源能够有效地驱动电机,并且频率跟踪的效果较好,电机转速的变化可稳定在4%左右。

    标签: 频率 自动跟踪 电机驱动电源

    上传时间: 2013-06-27

    上传用户:星仔

  • 级联多电平变频器测控系统的设计.rar

    多电平逆变器中每个功率器件承受的电压相对较低,因此可以用低耐压功率器件实现高压大容量逆变器,且采用多电平变换技术可以显著提高逆变器输出电压的质量指标。因此,随着功率器件的不断发展,采用多电平变换技术将成为实现高压大容量逆变器的重要途径和方法。本文选取其中一种极具优势的多电平拓扑结构一级联多电平变频器作为研究对象,完成了其拓扑结构、控制策略及测控系统的设计。 @@ 首先,对多电平变频器的研究意义,国内外现状进行了分析,比较了三种成熟拓扑结构的特点,得出了级联型多电平变频器的优点,从而将其作为研究对象。对比分析了四种调制策略,确定载波移相二重化的调制方法和恒压频比的控制策略,进行数学分析和理论仿真,得出了选择的正确性及可行性。并指出了级联单元个数与载波移相角的关系和调制比对输出电压的影响;完成了级联变频器数学模型的建立和死区效应的分析。 @@ 其次,完成了相关硬件的设计,包括DSP、CPLD、IPM的选型,系统电源的设计、检测(转速、电流、电压、故障)电路的设计、通信电路的设计等。用Labwindows/CVI实现了上位机界面的编写,实现了开关机、设定转速、通信配置、电压电流转速检测、电流软件滤波、谐波分析。编写了下位机DSP的串口通信、AD转换、转速检测(QEP)以及部分控制程序。 @@ 最后,在实验台上完成硬件和软件的调试,成功的实现了变频器载波移相SPWM的多电平输出,并驱动异步电机进行了空载变频试验,测控界面能准确的与下位机进行通信,快捷的给定各种控制命令,并能实时的显示变频器的输出频率、输出电压和输出电流,为实验调试增加了方便性,提高了工作效率。 @@关键词:级联多电平逆变器;载波移相;IPM;DSP;Labwindows/CVI;测控界面

    标签: 级联 电平变频器 测控系统

    上传时间: 2013-04-24

    上传用户:米卡

  • 牵引逆变器分段同步调制算法及切换冲击抑制的研究.rar

    现如今,逆变器的脉冲宽度调制(PWM)技术作为一种最常见的调制方式在交流传动系统中广泛应用。采用PWM调制技术的最终目的在于追求逆变器输出电压、电流波形更接近正弦从而进一步控制负载电机的磁通正弦化。为了达到这些目的,很多种基于PWM原理的调制方法被相继提出并应用。 在铁道牵引调速系统中,逆变装置具有调速范围宽,输出频率变化快等特点,而逆变器本身器件的开关频率又不是很高。这种情况下,分段同步调制模式的使用有效地改善了变频器的输出,达到了减少谐波的目的。本文围绕分段同步调制在交流牵引传动系统中的应用进行研究,主要目的在于解决该调制模式应用中存在的切换点选择、切换震荡冲击等问题。文章详细讨论了分段调制模式下载波比和载波比切换点选取的原则,重点分析了分段同步调制模式下载波比切换点冲击电压的产生原因和危害,提出了改善电压电流冲击的方法,并在搭建的实验平台上验证了理论分析的正确性。此外,本文还对列车高速时载波比极低的极限情况下分段同步调制对变频器输出交流电压和直流回流电流谐波的改善情况进行了理论推导和仿真分析。 论文搭建了用于调制实验的3.7kW小功率电机实验平台,在开环的VVVF调速系统中进行了分段同步调制载波比切换实验;在Matlab/Simulink环境下搭建了分段同步调制模式下的电机牵引模型,进行了分段同步调制载波比切换仿真;实验和仿真结果表明,文章所提出的方法很好地完成了分段同步算法且有效抑制了可能发生的冲击,所得结果验证了理论分析的正确性。

    标签: 牵引逆变器 分段 调制

    上传时间: 2013-08-04

    上传用户:hphh

  • 基于VHDL语言设计数字频率计.rar

    基于VHDL的数字频率计的设计(非常的实用

    标签: VHDL 语言 数字频率计

    上传时间: 2013-06-06

    上传用户:我们的船长

  • 基于FPGA利用FFT算法实现GPSCA码捕获的研究.rar

    随着中国二代导航系统的建设,卫星导航的应用将普及到各个行业,具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中,对于成熟技术将利用ASIC芯片进行批量生产,该芯片是专用芯片,一旦制造成型不能改变。但是对于正在研究的接收机技术,特别是在需要利用接收机平台进行提高接收机性能研究时,利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果,一旦成熟可以很方便的移植到ASIC芯片,进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路,着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素,尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此,本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法,采用自顶向下的方法对系统进行总体功能划分和结构设计,并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台,以ISE9.2i为软件开发平台,采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法,将信号的采样率降低到1.024 MHz,在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕,给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率,符合GPS后续跟踪的要求。 同时,由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的,所以在设计时,合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求,详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源,能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分,对接收机的设计具有一定的参考价值。

    标签: GPSCA FPGA FFT

    上传时间: 2013-07-22

    上传用户:user08x

  • 基于FPGA通信原理实验系统的研究.rar

    通信与信息技术行业飞速发展,已成为我国支柱产业之一。随着该行业的迅速发展,社会对具备实际动手能力人才的需求也不断增加,高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源,随着EDA技术的发展,实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容,加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势,适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点,采用FPGA技术设计出集验证性和设计性于一体,具备较高的综合性和系统性的通信原理实验系统。  本系统提供了一个开放性的硬件、软件平台,从培养学生实际动手能力出发,利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容,还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。  本文结合数字通信系统基本模型,把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中,模拟信号源采用DDS技术,能够生成非常高的频率精度,可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器,形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术,具备良好的载波跟踪特性,利用对载波相位不敏感 的Gardner算法跟踪位同步信号。  本文首先介绍了通信原理实验系统的研究现状和意义;然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容,分别列出各实验的数字化实现模型;继而根据各模块资源需求选取合适FPGA芯片,并给出硬件设计方案;最后,给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确,且功能和技术指标满足设计要求。 关键词:通信原理,实验系统,FPGA,DDS,多体制调制解调,全数字COSTAS环,位同步

    标签: FPGA 通信原理 实验系统

    上传时间: 2013-07-07

    上传用户:evil

  • OFDM系统同步及解调的FPGA实现.rar

    自20世纪80年代以来,正交频分复用技术不但在广播式数字音频和视频领域得到广泛的应用,而且已经成为无线局域网标准(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其频谱利用率高,成本低等原因越来越受到人们的关注。随着人们对通信数据化、宽带化、个人化和移动化需求的增强,OFDM技术在综合无线接入领域将会获得越来越广泛的应用。人们开始集中越来越多的精力开发OFDM技术在移动通信领域的应用,本文也是基于无线通信平台上的OFDM技术的运用。 本文的所有内容都是建立在空地数据无线通信系统下行链路FPGA实现基础上的。本文作者的主要工作集中在链路接收端的FPGA实现和调试上。主要包括帧同步(时间同步)算法的研究与设计、OFDM频率同步算法的研究与设计以及同步模块、OFDM解调模块、QAM解调模块的FPGA实现。最终实现高速数字图像传输系统下行链路在无线环境中连通。 对于无线移动通信系统而言,多普勒频移、收发设备的本地载频偏差均可能破坏OFDM系统子载波之间的正交性,从而导致ICI,影响系统性能。另外,由于OFDM系统大多采用IFFT/FFT实现调制解调,因此在接收方确定FFT的起点对数据的正确解调也至关重要。同步技术即是针对系统中存在的定时偏差、频率偏差进行定时、频偏的估计与补偿,来减少各种同步偏差对系统性能的影响。在OFDM实现的关键技术中,同步技术是十分重要的一部分。本文花费了三个章节阐述了同步技术的原理、算法和实现方法。 目前OFDM系统的载波同步方案,可以归纳为三大类:辅助数据类,盲估计类和基于循环前缀的半盲估计类。本文首先分析了各种载波同步方案的优缺点,并举例说明了各个载波同步方式的实现方法。然后具体阐述了本文在FPGA平台上实现的OFDM接收端同步的同步方式,包括其具体算法和FPGA实现结构。本文所采用的帧同步和频率同步方案都是采用辅助数据类的,在阐述其具体算法的同时对算法在不同参数和不同形式下的性能做出了仿真对比分析。 OFDM的解调采用FFT算法,在FPGA上的实现是十分方便的。本文主要阐述其实现结构,重点放在提取有效数据部分有效数据位置的推导过程。最后介绍了本文实现QAM软解调的解调方法。 本文阐述算法采用先提出原理,然后给出具体公式,再根据公式中的系数和变量分析算法性能的方式。在阐述实现方式时首先给出实现框图,然后对框图中比较重要或者复杂的部分进行详细阐述。在介绍完每个模块实现方式之后给出了仿真或者上板结果,最后再给出整体测试结果。

    标签: OFDM FPGA

    上传时间: 2013-06-26

    上传用户:希酱大魔王

  • 基于FPGA的全同步数字频率计的设计.rar

    频率是电子技术领域内的一个基本参数,同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用,直接决定系统性能的优劣。随着电子技术的发展,测频系统使用时钟的提高,测频技术有了相当大的发展,但不管是何种测频方法,±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法:检测被测信号,时基信号的相位,当相位同步时开始计数,相位再次同步时停止计数,通过相位同步来消除计数误差,然后再通过运算得到实际频率的大小。根据M/T法的测频原理,已经出现了等精度的测频方法,但是还存在±1的计数误差。因此,本文根据等精度测频原理中闸门时间只与被测信号同步,而不与标准信号同步的缺点,通过分析已有等精度澳孽频方法所存在±1个计数误差的来源,采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图,采用VHDL语言,成功的编写出了设计程序,并在MAX+PLUS Ⅱ软件环境中,对编写的VHDL程序进行了仿真,得到了很好的效果。最后,又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块,给出了较详细的设计方法和完整的程序设计以及仿真结果。

    标签: FPGA 数字频率计

    上传时间: 2013-06-05

    上传用户:wys0120