软核

IP软核通常是用HDL文本形式提交给用户，它经过RTL级设计优化和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级设计网表，并可以进行后续的结构设计，具有很大的灵活性，借助于EDA综合工具可以很容易地与其他外部逻辑电路合成一体，根据各种不同半导体工艺，设计成具有不同性能的...

资源总数
500

软核 全部资料 500 份

ucosII的内核程序，装载完板级支持bsb后再交叉编译完这个后即可运行ucos

2014-01-20 123 软核

描述了2410核心板的基本结构，用实物图展示了要完成核心的，基础的环境，需要什么，对初学者有用

2026-01-03 3 软核

Bluetooth核心协议Core_V2.1，详细阐述蓝牙通信技术的底层规范与实现逻辑，涵盖协议架构、数据传输机制及设备交互流程，是开发蓝牙应用和理解无线连接原理的重要参考资料。

2026-01-13 3 软核

适用于Altera EP2C5T144的SRAM访问核心例程，经过多个项目验证，可直接用于生产环境。提供稳定可靠的FPGA开发参考，涵盖底层寄存器操作与数据读写逻辑。

2026-01-22 1 软核

8051内核的设计，用Verilog硬件描述语言实现，在modelsim环境下进行仿真。

2017-07-27 147 软核