软核
IP软核通常是用HDL文本形式提交给用户，它经过RTL级设计优化和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级设计网表，并可以进行后续的结构设计，具有很大的灵活性，借助于EDA综合工具可以很容易地与其他外部逻辑电路合成一体，根据各种不同半导体工艺，设计成具有不同性能的...
资源总数
500
软核 热门资料
查看全部 500 份 →arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。
2013-08-23
175
niosII的一个例子！NIOSII是ALTERA出的一个软核处理器
niosII的一个例子！NIOSII是ALTERA出的一个软核处理器，可定制组件，可随时更改设计而不需要修改线路板！
2014-01-27
131
Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核
Ethernet(以太网)verilog ip core用verilogHDL语言写的以太网软核，对学习verilog语言和以太网有很大帮助。
2016-04-25
63
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核
arm9_fpga2_verilog是一个可以综合的用verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。
2014-12-02
198