基于VHDL 的I2C 总线控制核设计
从状态机的角度,介绍一种I 2C 控制核的VHDL 设计方法。将其嵌入到FPGA 中, 用于实现与TMS320C6000 系列DSP 的接口,并配合DSP 的软件完成对视频采集与显示处理系统中数字视频
软核设计技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
从状态机的角度,介绍一种I 2C 控制核的VHDL 设计方法。将其嵌入到FPGA 中, 用于实现与TMS320C6000 系列DSP 的接口,并配合DSP 的软件完成对视频采集与显示处理系统中数字视频
·摘要: 从编译的角度对嵌入式DSP核提出了设计方法,并用此方法设计了16位定点DSP核.该DSP核具有16位的数据位宽和24位的指令位宽,所有的指令都是在5级流水线中完成的.最后实现在0.35μ m CMOS标准单元库支持下,...
· 摘要: 从状态机的角度,介绍一种I2C控制核的VHDL设计方法.将其嵌入到FPGA中,用于实现与TMS320C6000系列DSP的接口,并配合DSP的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存...
利用Nios Ⅱ软核处理器,以Altera公司的UP3开发板为硬件平台,以Quartus II、Quartus ID为软件开发平台,设计一个电子钟,实现下列系统功能: (1)在液晶屏上显示时间、日期、状态提示; (2)利用4个按键对时...