怎样使用Nios II处理器来构建多处理器系统 Chapter 1. Creating Multiprocessor Nios II Systems Introduction to Nios II Multiprocessor Systems . . . . . . . . . . . . . . 1–1 Benefits of Hierarchical Multiprocessor Systems . . . . . . . . . . . . . . . 1–2 Nios II Multiprocessor Systems . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–2 Multiprocessor Tutorial Prerequisites . . . . . . . . . . . . . . . . . . . . . . . 1–3 Hardware Designs for Peripheral Sharing . . . . . . . . . . . .. . . . . . . . 1–3 Autonomous Multiprocessors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–3 Multiprocessors that Share Peripherals . . . . . . . . . . . . . . . . . . . . . . 1–4 Sharing Peripherals in a Multiprocessor System . . . . . . . . . . . . . . . . . 1–4 Sharing Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–6 The Hardware Mutex Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–7 Sharing Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . 1–8 Overlapping Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–8 Software Design Considerations for Multiple Processors . . .. . . . . 1–9 Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–9 Boot Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. 1–13 Debugging Nios II Multiprocessor Designs . . . . . . . . . . . . . . . . 1–15 Design Example: The Dining Philosophers’ Problem . . . . .. . . 1–15 Hardware and Software Requirements . . . . . . . . . . . . . . . .. . . 1–16 Installation Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–17 Creating the Hardware System . . . . . . . . . . . . . . .. . . . . . 1–17 Getting Started with the multiprocessor_tutorial_start Design Example 1–17 Viewing a Philosopher System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–18 Philosopher System Pipeline Bridges . . . . . . . . . . . . . . . . . . . . . 1–19 Adding Philosopher Subsystems . . . . . . . . . . . . . . . . . . . . . . . . . . 1–21 Connecting the Philosopher Subsystems . . . . . . . . . . . . .. . . . . 1–22 Viewing the Complete System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1–27 Generating and Compiling the System . . . . . . . . . . . . . . . . . .. 1–28
上传时间： 2013-11-21
上传用户：lo25643
Nios II 系列处理器配置选项:This chapter describes the Nios® II Processor parameter editor in Qsys and SOPC Builder. The Nios II Processor parameter editor allows you to specify the processor features for a particular Nios II hardware system. This chapter covers the features of the Nios II processor that you can configure with the Nios II Processor parameter editor; it is not a user guide for creating complete Nios II processor systems.
上传时间： 2015-01-01
上传用户：mahone
基于FPGA的GPIB接口IP核的研究与设计
上传时间： 2013-10-19
上传用户：wudu0932
ISE新建工程及使用IP核步骤详解
上传时间： 2015-01-01
上传用户：liuxinyu2016
ISE_IP核创建教程及DDR3_ip核使用注意事项
上传时间： 2015-01-01
上传用户：wangyi39
赛灵思的新型可扩展式处理平台架构可为开发人员提供无与伦比的系统性能、灵活性、可扩展性和集成度，并为降低系统功耗、成本和缩小尺寸进行了精心优化。 可扩展式处理平台基于 ARM 的双核 Cortex™-A9MPCore 处理器以及赛灵思的 28nm 可编程逻辑之上，采用以处理器为核心的设计方案，并能定义通过标准设计方法实施的综合处理器系统。这种方案可为软件开发人员在功能齐备且强大的优化型低成本低功耗处理平台上提供熟悉的编程环境。
上传时间： 2013-11-02
上传用户：爺的气质
FATEK-PM 大陆永宏OEM-HMI编程软体。
上传时间： 2013-11-10
上传用户：王楚楚
论文以Altera公司的Cyclone II系列EP2CSQ208为核心芯片，构建基于FPGA的SOPC嵌入式硬件平台，并以此平台为基础深入研究SOPC嵌入式系统的硬件设计和软件开发方法，详细测试和验证系统存储模块和外围模块。同时以嵌入式处理器IP核NioslI为核心，设计出基于NioslI的视觉控制软件。在应用中引入pc／os．II实时操作系统，介绍了实时操作系统I_tc／OS．II的相关概念和移植方法，设计了相关底层软件及轨迹图像识别算法，将具体应用程序划分成多个任务，最终实现了视觉图像的实时处理及小车的实时控制。 在本设计中，图像采集部分利用SAA7111A视频解码芯片完成视频信号的采集，利用FPGA完成复杂高速的逻辑控制及时序设计，将采集的数字视频信号存储在外扩存储器SRAM中，以供后续图像处理。 在构建NioslI CPU时，自定制了SRAM控制器、irda红外接口、OC i2c接口、PWM接口和VGA显示接口等相关外设组件，提供了必要的人机及控制接口，方便系统的控制及调试。
上传时间： 2013-11-13
上传用户：chenhr
软起动技术应用
上传时间： 2015-01-02
上传用户：rologne
雷诺尔JJR-5000智能型软起动器说明书
上传时间： 2013-11-09
上传用户：从此走出阴霾
