H.264视频编解码标准以其高压缩比、高图像质量、良好的网络适应性等优点在数字电视广播、网络视频流媒体传输、视频实时通信等许多方面得到了广泛应用。提高H.264帧内预测的速度，对于实时性要求较高的场合具有重大的意义。为此，论文在总结国内外相关研究的基础上，针对H.264帧内预测的软件实现具有运算量大、实时性差等缺点，提出了一种基于FPGA的高并行、多流水线结构的帧内预测算法的硬件实现。 论文在详细阐述H.264帧内预测编码技术的基础上，分析了17种预测模式算法，通过Matlab仿真建模，直观地给出了预测模式的预测效果，并在JM12.2官方验证平台上测试比较各种预测模式对编码性能的影响，以此为根据对帧内预测模式进行裁剪。接着论文提出了基于FPGA的帧内预测系统的设计方案，将前段采集剑的RGB图像通过色度转换模块转换成YCbCr图像，存入片外SDRAM中，控制模块负责读写数掘送入帧内预测模块进行处理。帧内预测模块中，采用一种并行结构的可配置处理单元，即先求和再移位最后限幅的电路结构，来计算各预测模式下的预测值，极大地减小了预测电路的复杂度。针对预测模式选择算法，论文采用多模式并行运算的方法，即多个结构相同的残差计算模块，同时计算各种预测模式对应的SATD值，充分发挥FPGA高速并行处理的能力。其中Hadamard变换使用行列分离的变换方法，采用蝶形快速变换、流水线设计提高硬件的工作效率。最后，论文设计了LCD显示模块直观地显示所得到的最佳预测模式。 整个帧内预测系统被划分成多个功能模块，采用层次化、模块化的设计思想，并采用流水线结构和乒乓操作来提高系统的并行性、运行速度和总线利用率。所有模块用Verilog语言设计，由Modelsim仿真和集成开发环境ISE9.1综合。仿真与综合结果表明，系统时钟频率最高达到106.7MHz。该设计在完成功能的基础上，能够较好地满足实时性要求。论文对于研究基于FPGA的H.264视频压缩编码系统进行了有益的探索，具有一定的实用价值。
上传时间： 2013-07-21
上传用户：ABCD_ABCD
随着数字电视全国范围丌播时间表的临近，数字电视技术得到很大发展，数字电视信号在信源基带数据和信道传输等方面已经进一步标准化，数字电视传播途径也越来越广，在卫星、地面及有线电视网中传输数字电视信号得到迅速发展。借着2008年奥运的东风，数字电视领域的应用研究方兴未艾。 本课题目的是完成有线数字电视广播系统的重要设备--调制器的设计和实现，核心器件选用FPGA芯片。系统硬件实现以国家标准GY/T 170-2001(有线数字电视广播信道编码与调制规范)为主要依据，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相关开发板(ML402、ML506)为平台，主要任务是基于相关标准对其实用技术进行研究和开发。完成了信道编码和调制的模块划分、Verilog HLD程序的编写(或IP核的调用)和仿真以及在板调试和联调等工作，设计目的是在提高整个系统集成度的前提下实现多频点调制。 本文在研究现有数字电视网络技术和相关产品的基础上，以国标GY/T170-2001为主要依据并参阅了其他的相关标准，提出了多频点QAM调制器的实现方案。整个工作包括：模块划分，完成了基带物理接口(输入)、包头反转与随机化、RS编码、卷积交织、码流变换、差分编码、星座映射、基带成型(包括Nyquist滤波器、半带滤波器、CIC滤波器的设计或模块调用)、高端DAC的配置(输出)等模块的Verilog HLD程序的编写(或者IP核调用)和仿真等工作；成功进行了开发板板级调试，调试的过程中充分利用Xilinx公司的开发板和调试软件ChipScope，成功设计了验证方案并进行了模块验证；最后进行了各模块联调工作，设计了系统验证方案并成功完成对整个系统的验证工作。 经测试表明，该系统主要性能达到国家相关标准GY/T 198-2003(有线数字电视广播QAM调制器技术要求和测量方法)规定的技术指标，可以进入样机试生产环节。
上传时间： 2013-04-24
上传用户：jiangfire
数字电视按传输方式分为地面、卫星和有线三种。其中，DVB-S和DVB-C这两个全球化的卫星和有线传输方式标准，目前已作为世界统一标准被大多数国家所接受。而对于地面数字电视广播标准，经国际电讯联盟(ITU)批准的共有三个，包括欧盟的DVB-T(Digital Video Broadcasting-Terrestrial，数字视频地面广播)标准、美国的ATSC(Advanced Television System Committee，先进电视制式委员会)标准和日本的ISDB-T(Terrestrial Integrated Services DigitalBroadcasting，综合业务数字广播)标准。综合比较起来，欧洲的DVB-T标准在技术及应用实践上都更加成熟。 本论文首先介绍了DVB-T系统的主要结构，针对DVB-T标准中各模块的实现进行了阐述，并根据发射机端各个模块讨论了接收机端相关模块的算法设计。 随后，论文给出了基于Microsoft Visual Studio 2005平台实现的数字电视基带信号产生与接收的软件仿真系统的总体设计流程，重点讨论了内编解码器和内交织/解交织器的算法与实现，并在实现的多参数可选的数字电视基带信号产生与接收软件仿真平台上，重点分析了内编/解码模块在接收端Viterbi译码算法中采用硬判决、简化软判决以及不同调制方式时对DVB-T系统整体性能的影响。 最后，论文讨论了内码译码算法的实现改进，使得Viterbi译码更适合在FPGA上实现，同时针对逻辑设计进行优化以便节省硬件资源。论文重点讨论了对幸存路径信息存储译码模块的改进，比较了此模块三种不同的实现方式带来的硬件速率和资源的优劣，通过利用4块RAM对幸存路径信息的交互读写，完成了对传统回溯算法的改进，实现了加窗回溯的译码输出，同时实现了回溯长度可配置以实现系统不同的性能要求。
上传时间： 2013-08-02
上传用户：远远ssad
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-06-03
上传用户：aa54
· 摘要： 提出一种适用于通用DSP平台的H.264视频编码器软件架构.以该架构基础实现的H.264视频编码器软件可以高效地运行在DSP系统中,以满足视频应用中对实时编码的要求.通过性能分析工具对原有的软件代码进行分析.找到代码运行效率不高的瓶颈所在,并结合TMS320DM642 DSP的硬件特点,设计出一种新型的H.264视频编码软件架构.最后,在进行了DSP的指令优化以后,
上传时间： 2013-06-18
上传用户：jhksyghr
目 录 第一章 概述 3 第一节 硬件开发过程简介 3 §1.1.1 硬件开发的基本过程 4 §1.1.2 硬件开发的规范化 4 第二节 硬件工程师职责与基本技能 4 §1.2.1 硬件工程师职责 4 §1.2.1 硬件工程师基本素质与技术 5 第二章 硬件开发规范化管理 5 第一节 硬件开发流程 5 §3.1.1 硬件开发流程文件介绍 5 §3.2.2 硬件开发流程详解 6 第二节 硬件开发文档规范 9 §2.2.1 硬件开发文档规范文件介绍 9 §2.2.2 硬件开发文档编制规范详解 10 第三节 与硬件开发相关的流程文件介绍 11 §3.3.1 项目立项流程： 11 §3.3.2 项目实施管理流程： 12 §3.3.3 软件开发流程： 12 §3.3.4 系统测试工作流程： 12 §3.3.5 中试接口流程 12 §3.3.6 内部验收流程 13 第三章 硬件EMC设计规范 13 第一节 CAD辅助设计 14 第二节 可编程器件的使用 19 §3.2.1 FPGA产品性能和技术参数 19 §3.2.2 FPGA的开发工具的使用： 22 §3.2.3 EPLD产品性能和技术参数 23 §3.2.4 MAX + PLUS II开发工具 26 §3.2.5 VHDL语音 33 第三节 常用的接口及总线设计 42 §3.3.1 接口标准： 42 §3.3.2 串口设计： 43 §3.3.3 并口设计及总线设计： 44 §3.3.4 RS－232接口总线 44 §3.3.5 RS－422和RS－423标准接口联接方法 45 §3.3.6 RS－485标准接口与联接方法 45 §3.3.7 20mA电流环路串行接口与联接方法 47 第四节 单板硬件设计指南 48 §3.4.1 电源滤波： 48 §3.4.2 带电插拔座： 48 §3.4.3 上下拉电阻： 49 §3.4.4 ID的标准电路 49 §3.4.5 高速时钟线设计 50 §3.4.6 接口驱动及支持芯片 51 §3.4.7 复位电路 51 §3.4.8 Watchdog电路 52 §3.4.9 单板调试端口设计及常用仪器 53 第五节 逻辑电平设计与转换 54 §3.5.1 TTL、ECL、PECL、CMOS标准 54 §3.5.2 TTL、ECL、MOS互连与电平转换 66 第六节 母板设计指南 67 §3.6.1 公司常用母板简介 67 §3.6.2 高速传线理论与设计 70 §3.6.3 总线阻抗匹配、总线驱动与端接 76 §3.6.4 布线策略与电磁干扰 79 第七节 单板软件开发 81 §3.7.1 常用CPU介绍 81 §3.7.2 开发环境 82 §3.7.3 单板软件调试 82 §3.7.4 编程规范 82 第八节 硬件整体设计 88 §3.8.1 接地设计 88 §3.8.2 电源设计 91 第九节 时钟、同步与时钟分配 95 §3.9.1 时钟信号的作用 95 §3.9.2 时钟原理、性能指标、测试 102 第十节 DSP技术 108 §3.10.1 DSP概述 108 §3.10.2 DSP的特点与应用 109 §3.10.3 TMS320 C54X DSP硬件结构 110 §3.10.4 TMS320C54X的软件编程 114 第四章 常用通信协议及标准 120 第一节 国际标准化组织 120 §4.1.1 ISO 120 §4.1.2 CCITT及ITU-T 121 §4.1.3 IEEE 121 §4.1.4 ETSI 121 §4.1.5 ANSI 122 §4.1.6 TIA/EIA 122 §4.1.7 Bellcore 122 第二节 硬件开发常用通信标准 122 §4.2.1 ISO开放系统互联模型 122 §4.2.2 CCITT G系列建议 123 §4.2.3 I系列标准 125 §4.2.4 V系列标准 125 §4.2.5 TIA/EIA 系列接口标准 128 §4.2.5 CCITT X系列建议 130 参考文献 132 第五章 物料选型与申购 132 第一节 物料选型的基本原则 132 第二节 IC的选型 134 第三节 阻容器件的选型 137 第四节 光器件的选用 141 第五节 物料申购流程 144 第六节 接触供应商须知 145 第七节 MRPII及BOM基础和使用 146
标签： 硬件工程师
上传时间： 2013-05-28
上传用户：pscsmon
跟随本手册学习 Quartus II 软件，了解此软件如何帮助您提高效率并缩短设计周期，如何与现有可编程逻辑设计流程集成以及如何快速有效地达到设计、性能和时间要求。
上传时间： 2013-04-24
上传用户：懒龙1988
用VB6.0开发的中文词频统计软件，可在word文档中自动找出所有的词语，并从按照词频高低排序。附测试文档。-
上传时间： 2013-04-24
上传用户：KIM66
好用的Modbus RTU 测试软件，亲测好用。
上传时间： 2013-06-23
上传用户：gxohao
世界著名的单片机仿真软件，可以用来测试你的程序
标签： 单片机仿真软件
上传时间： 2013-08-21
上传用户：6546544
