虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

软件性能测试

  • 基于jtag接口电路测试系统的上位机软件设计与实现

    本文开发的上位机软件是在VS2010平台上基于MFC框架开发,并进行了以下几个方面的分析、设计与实现。首先对边界扫描原理进行了研究,如TAP端口、TAP控制器、指令寄存器和数据寄存器等。在对原理有一定的了解后,分析了三种边界扫描测试电路扩展方式和边界扫描测试的流程。同时也对网表文件和BSDL文件的格式进行了分析,为之后对这两种文件进行读取做好准备。接着对边界扫描测试系统的总体设计进行了分析,同时对上位机软件的需求进行了分析。需求分析是软件开发的重要环节,能对之后的软件具体开发工作起到事半功倍的作用。然后就是对上位机软件的具体设计和实现部分,本文把上位机软件主要分为4个模块:测试文件处理模块、测试矢量生成模块、USB通信模块和项目管理与界面设计模块。测试文件处理模块分为BSDL文件处理和网表文件处理,分别实现了对BSDL文件的通用性解析和对多种EDA软件导出网表文件的解析:测试矢量生成模块实现了对ID码指令、采样指令和外测试指令的测试矢量生成:USB通信模块利用Cypress(赛普拉斯)公司提供的CyAPI实现了USB通信类的编写,实现了与测试控制器的通信;项目管理与界面设计模块实现了工程文件的可移植性和友好的操作界面。最后通过对上位机软件、测试控制器和被测电路板进行联合调试,调试结果表明本文开发的上位机软件能够实现预期的需求,即ID码测试、动态显示管脚状态和设置管脚状态等功能。

    标签: jtag 接口 电路测试系统 上位机

    上传时间: 2022-06-26

    上传用户:

  • 三相异步起动永磁同步电动机的优化设计.rar

    异步起动永磁同步电动机有别于调速永磁同步电动机,转子上设有起动绕组,具有在某一频率和电压下的自行起动能力,同传统的三相感应电动机相比,具有在宽负载范围内效率高、功率因数高的优点,符合国家“节能环保”的指导方向,有广泛的应用前景。 这种电机自问世以来,就受到普遍关注与重视,经过二十几年的研究与发展,三相异步起动永磁同步电动机的设计技术逐渐成熟,并且已经开始被用于某些工业场合,但由于转子磁路结构相对复杂,电动机的优化设计方法尚不完善,因而一直以来未得到大范围内的推广和应用。 本课题以此为切入点,以小功率三相异步起动永磁同步电动机的批量生产为目标,本着转子结构尽可能简单、加工工艺尽可能简化、同时电机性能尽可能提高的原则,对异步起动永磁同步电动机的优化设计方法进行研究。在研究过程中,作者应用Maxwell、Magneforce和Magnet等电机设计仿真软件,系统分析了永磁体的嵌放深度、定转子的齿槽配合、以及定转子的磁路饱和等问题对电机性能的影响,最终设计并制成一台容量为1.1kW的四极径向磁路式异步起动永磁同步电动机,样机的性能测试实验结果与仿真所得结果吻合,成本预算与各方面性能指标均满足设计需求。 在样机制成后,作者进一步对样机的设计进行了优化,实验结果证明所设计异步起动永磁同步电动机完全可以替代同规格的1.1kW,Y90S-4感应电动机。

    标签: 三相异步 起动 永磁同步电动机

    上传时间: 2013-07-31

    上传用户:坏坏的华仔

  • 高性能、大容量可调ACDC直流开关电源的研究.rar

    本文对高性能、大容量可调AC-DC直流开关电源进行了研究。文章详细分析了高性能、大容量可调AC-DC直流开关电源的工作原理,并提出了主电路和控制电路的详细设计方案。在此基础上,完成了整个系统的硬件电路设计和软件程序的编制,并对电源装置的硬件和软件进行了调试和修改。在分析原理的基础上,本文从三相桥式不控整流、全桥变换器、高频变压器、滤波电路等环节对该系统的主电路进行了阐述,同时探讨了该电源系统实现大容量的解决方案,即采用多个电源模块并联运行。本文还探讨了多个电源模块并联运行时的自动均流技术,并详细介绍了基于平均值的自动均流电路。在电压调节环节上,详细分析了基于SG1525控制芯片的PWM控制电路。本文研制的直流开关电源具有输出电压可调、输出电流大、纹波小等特点,而且还具有换档、远程控制等功能。它主要用于各种直流电机性能测试,实验结果表明它基本达到设计要求,从而验证了理论分析的正确性,具有广阔的应用前景。

    标签: ACDC 性能 大容量

    上传时间: 2013-07-31

    上传用户:851197153

  • 轧钢供电系统谐波抑制与无功补偿仿真软件开发.rar

    现代轧钢机的机组容量日益增大,其有功、无功负荷变动异常剧烈。由于大部分设备供电多半采用晶闸管整流装置,使电网中谐波增大,功率因数降低,出现较大的电压波动。因此研究轧钢厂供电系统电能质量的基本内容—无功补偿与谐波抑制,对提高企业供电可靠性、降低损耗、提高用电设备出力等具有重要意义。由于通用的电力分析软件不具备设计功能,因此有必要开发一套无功补偿装置设计和电能质量分析的专业软件。 该文详细分析了轧钢供电系统各个谐波源产生的谐波特点和功率因数特点,研究了广泛应用于轧钢供电系统的TCR+FC型静止无功补偿装置的补偿特性和结构特点。以此为理论基础,从软件工程的角度,开发了一套动态补偿仿真软件,其中包括人机交互界面、电力模型和运算模型等。人机交互界面是用户与软件的接口,而电力模型和运算模型是内置在软件内,对用户不可见。用户在界面上输入系统参数,通过界面调用运算模型可以自动地设计TCR+FC型静止无功补偿装置的各滤波支路和TCR支路的电路参数,除此之外,通过界面调用电力模型,用户可以从界面上读取该系统补偿前后的电能质量。 因此,该软件既是一个设计软件,又是分析软件,不仅能设计静止无功补偿装置的各支路具体电路参数,为实际轧钢系统的静止无功补偿装置的设计提供理论参考,还能对系统投入SVC前后的电能质量的变化做出详细的对比分析。 最后,以科学研究领域广泛应用的PSCAD/EMTDC软件为测试工具,在其中建立相应的电力模型。通过比较在两个软件中仿真得到的轧钢机负载曲线、电压电流波形、电压波动、谐波、功率因数等,证实了该动态软件的正确性。

    标签: 供电系统 仿真 谐波抑制

    上传时间: 2013-04-24

    上传用户:hewenzhi

  • 汽车底盘测功机测控系统的研究.rar

    随着科学技术的发展,汽车结构不断完善,人们对汽车的性能更加关注。汽车本身是一个复杂的系统,在使用过程中,随着行驶里程的增加和使用时间的延续,汽车技术状况可能不断恶化,需要定期进行检测。汽车底盘测功机是一种不解体检验汽车性能的检测设备,采用现代电测和计算机技术,模拟汽车在各种路面行驶阻力,使汽车的道路试验项目移至室内进行,减少室外环境变化对测试的影响,能够很好的改善试验人员的试验环境和提高测试精度。 本文首先介绍了汽车底盘测功机的发展历史和研究现状,阐明了研究汽车底盘测功机测控系统的目的和意义,给出了汽车底盘测功机的结构和工作原理,在详细分析汽车道路上和底盘测功机上运行受力情况的基础上,建立了测功机电模拟模型。采用电模拟阻力加载装置,不仅省去了繁琐的惯性飞轮装置,简化了底盘测功机的结构,而且实现了惯性阻力的无级模拟。在系统硬件上,设计了转速转矩信号的采集电路和前端信号处理电路,提高了采集数据的准确性,保证系统的精度,并给出了励磁控制电路的设计与实现。在通讯上,设计CAN和USB互相转化的接口电路,不仅实现上下位机之间的通讯,而且还突破了传统底盘测功机上下位机通讯速率慢的瓶颈。在控制策略上,采用积分分离PID算法,实现转速、励磁电流和转矩、励磁电流的两个双闭环控制器,满足了汽车底盘测功机不同运行状况的需求。在软件上,采用模块化编程的思想,从而增强了程序的可移植性和灵活性。最后,构建了实验平台,对系统进行了实验研究,实验结果表明:系统能满足汽车性能测试的要求。

    标签: 汽车底盘 测功 测控系统

    上传时间: 2013-06-12

    上传用户:问题问题

  • 基于FPGA的可调参数FIR滤波系统.rar

    现代电子系统中,FIR数字滤波器作为数字信号处理技术的重要组成部分,以其良好的线性特性在许多领域内被广泛的应用。在工程实践中,往往要求信号处理具有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。 随着可编程逻辑器件和EDA技术的发展,越来越多的人开始应用FPGA实现FIR滤波器,既保证了信号处理的实时性,又可兼顾灵活性的要求。但是普遍存在的问题是不能根据被滤波信号特点动态调整滤波器的滤波系数,只能完成单一特性的滤波工作。 本文将FPGA的快速性和计算机的灵活性通过USB2.0总线有机地结合起来,设计了一个基于FPGA的可调参数FIR滤波系统。此系统由计算机根据各种滤波器指标计算出滤波参数,通过USB2.0对FPGA芯片内部的FIR多阶滤波器进行参数配置,实现数字滤波器参数可调;配置后的FPGA滤波单元完成对A/D采集的信号进行滤波运算,滤波后的数据经过缓存后通过USB2.0总线传输至计算机进行显示、分析和储存等进一步处理。在系统中采用有限状态机对FPGA参数配置模式和滤波模式进行切换,保证了系统的有序运行。 本文通过性能测试和应用实例对系统进行验证。实验证明:该基于FPGA的可调参数FIR滤波系统参数配置方便,可以根据实际需要动态调整滤波参数,并且滤波效果良好,可有效滤除噪声信号。

    标签: FPGA FIR 参数

    上传时间: 2013-07-26

    上传用户:KSLYZ

  • 基于FPGA的H.264变换量化、去方块滤波研究及设计.rar

    H.264/AVC是由国际电信联合会的视频专家组和国际标准化组织的运动图像专家组组成的联合视频小组制定的下一代视频压缩标准。新标准采用了一些先进算法,因此具有优异的压缩性能和极好的网络亲和性,满足低码率情况下的高质量视频的传输。 H.264/AVC采用的先进算法包括多模式帧间预测、1/4像素精度预测、整数变换量化、去方块滤波和熵编码。本论文着重对整数变换与量化、去方块滤波做了研究。整数变换是一种只有加法和移位的运算,量化可以通过查表和乘法操作就可以完成,避免了反变换的时候失配问题,没有精度损失;去方块滤波是一种用来去除低码率情况下的每个宏块的块效应,提高了解码图像的外观。 本文主要从算法研究和硬件实现两方面着手,在算法研究方面设计了一个可视化测试软件,在硬件实现方面主要对整数变换、量化和去方块滤波做了研究和实现。视频压缩技术的关键在于视频压缩算法及其芯片的实现,FPGA可重复使用,设计修改灵活,片内资源丰富,具备DSP模块等优势。在本论文的目标实现部分模块FPGA的硬件设计,用Verilog完成了关键部分的设计。首先简要介绍了视频压缩基本原理,常用视频压缩标准及其特性以及国内外的研究动态,并对H.264标准基本档次所涉及的核心技术进行了详细介绍,两种分层结构分别讨论。其次在掌握了H.264.算法及编解码流程的基础上,设计了基于H.264编解码的可视化软件平台。然后详细介绍了整数变换、量化、反变换和反量化核心模块的设计和实现,并在Altera的软件和开发板上进行了仿真验证;对去方块滤波算法做了软件研究测试,并给出了一种改进的硬件整体结构设计。最后,对全文工作进行了总结和对未来研究工作做了展望。我在课题中所做的主要工作有: 1.查阅相关文献,熟悉H.264.标准及整数变换、量化和去方块滤波等算法。 2.用VC++完成了基于H.264编解码的可视化软件平台设计。 3.用Verilog完成了整数变换量化、反变换反量化模块FPGA设计与验证。 4.去方块滤波器的算法研究、仿真和硬件整体结构设计。

    标签: FPGA 264 变换

    上传时间: 2013-04-24

    上传用户:lanjisu111

  • RS(255,223)译码器的FPGA实现及其性能测试

      本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用,最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。   本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平,对我国以后航天项目高速数据传输系统的设计有着很大的意义。 

    标签: FPGA 255 223 译码器

    上传时间: 2013-06-29

    上传用户:gokk

  • 基于ARM的材料试验机测试系统的研究与开发

    材料试验机是测定材料机械性能的基本设备之一,应用范围广泛。它主要由机械、加载及测试等系统组成,其中测试系统是试验机不可缺少的组成部分,它对试验机的性能又起着决定性作用。随着实验科学的发展、科技的进步以及应用需求的增加,旧有的测试系统已逐渐不能适应人们的测试需求,为了扩大传统材料试验机的应用范围,全面提高测量的准确性、实验效率和智能化水平,越来越多的高新技术正在被引入到材料试验机测试系统领域。 本课题属于企业委托的技术开发项目,其目的是开发一套用于材料性能测试的试验机测试系统。针对项目委托方提出的功能要求,经过对试验机测试技术及其发展趋势的研究分析,最终确定采用USB总线技术,设计一款基于32位嵌入式微处理器ARM的集数据采集、分析、显示为一体的试验机测试系统。 基于课题的研究内容,本文在分析研究USB和ARM技术的基础上,围绕着设计目标,从整体方案的选择、测试系统的软硬件设计等方面阐述了主要开展的设计研究工作。重点对系统硬件电路设计、固件程序设计、设备驱动程序设计和应用程序设计的实现进行了深入论述。 为验证所设计的测试系统是否达到实际要求,本文采用实测的方式进行测试研究。测试结果表明,本测试系统工作稳定可靠,各项功能均达到了预定的设计要求。

    标签: ARM 材料 试验机 测试系统

    上传时间: 2013-04-24

    上传用户:pei5

  • 基于ARM的嵌入式强实时内核设计

    随着国内工业化、数字化的迅速发展,嵌入式开发在IT行业中的重要性越来越显著。嵌入式开发领域对产品的功能性、稳定性、实时性等方面的要求也越来越高。 采用嵌入式实时操作系统作为开发平台,以高性能的嵌入式处理器为工业控制等领域的主控制器可以有效地提高系统的可靠性、实时性、和软件编程的灵活性。在嵌入式处理器方面,ARM构架已经在高性能、低功耗、低成本的嵌入式领域里占领先地位。而在嵌入式操作系统方面,适合国内发展方向的解决方案以及系统基础结构方面并不理想。首先,国外成熟的嵌入式实时操作系统大都成本高、结构复杂,不适合强实时应用;其次,因大部分实时操作系统不公开源码,使开发的产品存在安全隐患。而类似μC/OS-II的小型强实时嵌入式操作系统内核虽然具有低成本、易控制、小规模、高性能等特性,但这类系统的基础较为薄弱,面临产品化和商业化还有一定的距离。 本文针对这种情况,结合现有的操作系统内核理论及嵌入式强实时系统的特殊需求,特别是对μC/OS-Ⅱ的研究分析基础上,面向强实时应用,设计、构造了一种适合在32位ARM处理器环境下使用的内核。这样做的目的是为了提供一个基础牢固、值得信赖的基本平台。 本文研究工作主要集中在以下几个方面: 针对嵌入式环境中高效、简洁、易扩展、易剪裁的要求,对内核体系结构框架进行了设计。内核整体上采用分层结构,在各层中采用功能相对独立的模块:在最底层借鉴微核的原理,只提供最基本的功能模块。 针对系统快速和稳定的实时响应能力需求,为IRQ中断建立了统一的中断入口,采用合理的半嵌套工作方式;保留FIQ为不可屏蔽中断,在快速反应场合使用;引入中断分段处理机制解决中断和任务的ITC机制共享,需要硬保护机制相互协调所引起的硬保护机制被隐性地泛滥使用问题。 针对应用提出的系统行为的可预测性需求,在调度算法方面采用基于优先级位图的抢占阈值调度算法,提高了处理器的利用率和任务集合的可调度性,减少了内核存储开销;在共享资源访问控制方面,以优先级天花板协议为依据,使用互斥事件解决优先级反转和死锁问题的发生。 为了保障系统的强实时性能,本文还对内核的时钟管理、内存管理等方面进行了设计。最后,通过实时性能测试,结果表明该实时内核有很好的强实时特性。

    标签: ARM 嵌入式 内核设计

    上传时间: 2013-04-24

    上传用户:alia