旺玖USB转串口控制芯片PL-2313资料
上传时间： 2014-01-25
上传用户：zhuimenghuadie
[CPLD-FPGA]《深入浅出玩转FPGA视频学习课程》35讲全[wmv] 附件比较大所以整理了视频迅雷种子。
上传时间： 2013-10-31
上传用户：silenthink
[SBBS_PT].深入浅出玩转FPGA视频学习课程
上传时间： 2013-10-21
上传用户：问题问题
[SBBS_PT].《深入浅出玩转FPGA》随书光盘.iso
上传时间： 2013-12-27
上传用户：狗日的日子
介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。
上传时间： 2013-10-17
上传用户：cc1915
FPGA_DIY拨码开关实验源码
上传时间： 2013-10-09
上传用户：liu123
七天玩转Altera：学习FPGA必经之路包括基础篇、时序篇和验证篇三个部分。
上传时间： 2013-10-11
上传用户：woshinimiaoye
通过对伪码捕获原理进行分析以及对各种捕获方法进行比较,确定一种性能好、易实现的串并混合搜索捕获方案。并给出了一个在实际系统中成功应用的捕获电路,用Modelsim对伪码捕获电路部分模块的性能进行了仿真。
上传时间： 2013-11-04
上传用户：xiaoyuer
针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASIC的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
VC 基于UDP协议的网络文件传输源码
上传时间： 2013-10-19
上传用户：gtzj
