自己写的c语言版的软件实现cpu的pipeline功能的程序。对于学习体系结构的同仁有好处。
上传时间： 2015-07-22
上传用户：agent
在高层体系结构下对开发的联邦成员软件的一致性测试的软件方法
上传时间： 2014-11-17
上传用户：yiwen213
介绍uC/OS-II 在SkyEye上的移植分析.uC/OS-II 作为一个优秀的实时操作系统已经被移植到各种体系结构的微处理器上，也是目前较为常用的公开源码的实时内核。从这里入手学习嵌入式系统开发的基本概念，以及在 SkyEye 里构造一个可以运行的RTOS，能够使我们更深入地了解嵌入式开发的流程，在没有硬件的条件下也能对ARM的体系结构有个初步的认识。
上传时间： 2015-07-22
上传用户：kelimu
路由选择和算法
上传时间： 2013-12-31
上传用户：xyipie
ip路由选择
标签： 路由选择
上传时间： 2013-12-31
上传用户：cxl274287265
经典计算机体系结构RISC8的源代码（Verilog），包括CPU、内存、寄存器等的实现
上传时间： 2014-12-05
上传用户：daguda
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下，R1、Cl、C2的取值不同，常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接，构成低通滤波电路，保证时钟模块的可靠供电。
上传时间： 2014-01-07
上传用户：ikemada
c＋＋编写应用于ns环境下的关于MPLS网络中的多播路由算法
上传时间： 2015-07-25
上传用户：manking0408
IP路由选择的介绍总结文章,对新手很有帮助,出自大侠之手,一般人不告诉他.
标签： IP路由
上传时间： 2015-08-04
上传用户：a6697238
ISO9000-2000版的体系文件之一——持续改进
上传时间： 2013-12-19
上传用户：wang0123456789
