赛灵思spartan6系列FPGA片内资源设计指导
上传时间: 2013-10-16
上传用户:wang0123456789
04_Altera_CPLD的资源优化
标签: Altera_CPLD 资源
上传时间: 2013-10-14
上传用户:英雄
03_Altera_FPGA的资源优化
标签: Altera_FPGA 资源
上传时间: 2013-10-16
上传用户:lyson
目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。
上传时间: 2013-11-20
上传用户:563686540
共享Unix的资源(磁盘或打印机等)给Windows使用的程序
上传时间: 2015-01-03
上传用户:yph853211
在windows的资源文件中使用多语言从而实现多语言支持
上传时间: 2014-01-24
上传用户:mikesering
一个vc中管理资源文件ID的插件,推荐下载
上传时间: 2015-01-05
上传用户:ommshaggar
固定分区模拟,按"回车"可以随机加入进程,对未获资源的进程自动排序,等待调度
上传时间: 2015-01-07
上传用户:coeus
在 Windows 的资源管理器窗口中,我们见过 WinZIP,WinRAR 等软件能在文件或文件夹的默认快捷菜单中添加几个菜单项,它可以使用户无须进入软件内部而直接在视窗中进行压缩/解压操作,十分方便用户操作,这无疑是一个较好的应用模型,它就是我们所说的Shell扩展技术。此源代码将以一个普通的源代码统计程序为例来说明怎样实现Shell扩展技术。
上传时间: 2014-11-23
上传用户:zhangliming420
使用lex&yacc分析vc的资源文件
上传时间: 2013-12-05
上传用户:fanboynet