1. 下列说法正确的是 （ ） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中，正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上传时间： 2017-01-04
上传用户：netwolf
随着非线性负载在电网应用中的不断增加，给电网造成的谐波污染日益严重，已成为影响电能质量的重要因素之一。与无源滤波器相比，有源滤波器具有滤波特性好，受电网阻抗影响小，可同时补偿谐波和无功等优点，所以，有源电力滤波装置作为一项有效措施，被广泛地研究和应用。 本文首先介绍了谐波产生及其严重的危害性，综述了国内外电力系统谐波抑制技术的发展概况以及有源电力滤波器在谐波抑制中的应用前景。阐明了以DSP为核心控制芯片的有源电力滤波器数字控制系统的特点。介绍了有源电力滤波器的结构和工作原理，在瞬时无功功率理论的基础上设计了谐波电流的检测方案，提出了有源电力滤波器全数字化控制系统的实施方案，包括信号调理、过零检测、交流采样、锁相和滤波等，同时给出部分程序框图及程序和程序运行结果。为了进行更加深入的理论分析，本文在MATLAB的SIMULINK仿真环境下建立了有源电力滤波器系统的仿真模型，并对谐波电流检测方法进行了仿真对比。同时，重点进行了软件设计，包括数字锁相环、低通滤波器等，程序运行结果取得了令人满意的效果。 本文以三相并联有源电力滤波器为研究对象，设计了基于DSP芯片的数字化控制方案，该方案用一片DSP芯片TMS320F2812实现谐波指令电流计算和控制环节。并详细介绍了该控制方案的软件设计。 从目前国外的研究和使用情况来看，有源电力滤波器具有广阔的应用前景。本题目今后的重点发展方向是进行实用化研究。
上传时间： 2013-04-24
上传用户：lifangyuan12
在能源枯竭与环境污染问题日益严重的今天，风力发电已经成为绿色可再生能源的一个重要途径。双馈电机变速恒频(VSCF)发电是通过对转子绕阻的控制来实现的，而转子回路流动的功率是由发电机运行范围所决定的转差功率，因而可以将发电机的同步转速设定在整个运行范围的中间。如果系统运行的转差率范围为±30％，则最大转差功率仅为发电机额定功率的30％，因此交流励磁变换器的容量可大大减小，从而降低成本。该变换器如果加上良好的控制策略，则系统运行将具有优越的稳态和暂态运行性能，非常适用于风能这种随机性强的能源形式。本文对变速恒频双馈机风力发电系统的若干关键技术，如空载柔性并网、带载柔性并网、解列控制、最大功率点跟踪、电网电压不平衡运行、低电压故障穿越等问题进行了深入研究，论文的主要工作如下： 根据交流励磁变速恒频风力发电的运行特点，将电网电压定向的矢量控制方法应用在双馈发电机的并网发电控制上。研究了一种基于电网电压定向的双馈机变速恒频风力发电柔性并网控制策略，在变速条件下实现无电流冲击并网和输出有功、无功功率的解耦控制，建立了交流励磁发电机柔性并网及稳态运行的控制模型，对柔性并网及其逆过程的解列分别进行了仿真和实验研究。 提出了一种以向电网输送净电能最多为目标的最大功率点跟踪控制策略，在不检测风速情况下，能够自动寻找并跟随最大功率点，且不依赖风力机最佳功率特性曲线，提高了发电系统的净输出能力，具有良好的动、静态性能。仿真和实验结果证明了本控制策略的正确性和有效性。 对网侧变换器分别进行了幅相控制和直接电流控制策略的研究。结果表明：幅相控制策略简单实用，可以得到正弦波电流，且波形谐波小，实现了单位功率因数运行，但响应速度相对较慢；而直接电流控制策略具有网侧电流闭环控制，使网侧电流动、静态性能得到提高，实现对系统参数的不敏感，增强了电流控制系统的鲁棒性，但算法相对复杂。 在电网不平衡条件下，如果以传统的电网电压平衡控制策略设计PWM整流器，会使系统出现不正常的运行状态。为了提高三相PWM整流器的运行性能，本文对电网电压不平衡情况下三相PWM整流器运行控制策略进行了改进，研究了消除负序电流和抑制输入功率二次谐波的控制策略，实现了线电流正弦、负序输入电流为零及总无功功率输入为最小的目标。 为了提高VSCF风力发电系统的运行能力，本文对电网故障时双馈风力发电系统低电压穿越控制(LVRT)进行了研究，在不改变系统硬件结构的情况下，通过改变励磁控制策略来实现LVRT；在电网故障时使电机和变换器安全穿越故障，保持不脱网运行，提高系统的稳定性和安全性。
上传时间： 2013-07-09
上传用户：leileiq
以谐波抑制，无功补偿为主要功能的有源电力滤波器的基本理论已经成熟，但是市场尚无成熟的谐波有源抑制产品，同时电网谐波问题日益突出，因此需要对有源电力滤波器进行产业化应用研究。并联有源电力滤波器以其安装、维护方便，成为商用化产品的主流。所以本文针对并联有源电力滤波器，展开产业化应用研究。 本文研究工作首先由如下工程问题引出：并联有源电力滤波器在补偿办公楼电气负载产生的谐波电流时，会出现谐波放大现象。办公楼电气负载主要是计算机、开关电源、不间断电源、电压型变频器等，这些都是电压型谐波源．本文以电容滤波型整流电路（电压型谐波源）的分析作为切入点，基于“分段线性化”方法，对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析，得到系统的电流和电压波形，进而获得其频谱特性。通过本文所述稳态分析方法，可以从理论上理解并联有源电力滤波器补偿电容滤波型整流负载的工作过程，对有源电力滤波器的应用研究具有重要的理论和实际意义。 本文在分析办公楼负载电气特性的基础上，建立了有源电力滤波器补偿容性负载的简化模型，依据该模型分析了负载中容性元件的电容值与谐波电流放大之间的关系；为了克服谐波放大现象，本文首先通过负载电流采样环节后加装滤波器的方式，将电流谐振频率分量从采样值中滤除，虽然达到了抑制谐波放大的目的，但是由于延时的引入，使得补偿后网侧电流畸变率（THD）急剧升高；然后根据这一思路，采用基于快速傅立叶变换（FFT）的有选择谐波补偿方法将电流谐振频率分量从负载电流采样值中滤除，使得系统在谐振频率处变为开环控制，使系统稳定。经过对办公楼负载的实际并网谐波补偿实验证明基于FFT的有选择谐波补偿方法对于抑制谐波放大是有效的。本创新点的研究工作对于实际工程应用具有参考价值。 为了满足大容量的谐波抑制要求，本文提出了模块化有源电力滤波器并联补偿方案，该方案的特点是模块化结构及N+1冗余并联控制策略、主从总线结构及主机产生、负载电流检测方案以及并联均流策略。主机产生及负载电流检测是这一并联方案的突出特点，体现了本文的创新性工作。本文还对多模块并联系统进行了建模和稳定性研究；依据模块化并联补偿方案，在省科技计划重点项目的支持下，对有源电力滤波器进行产业化研究，从项目方案、设计、器件选型，样机调试、满功率运行及性能检测、楼宇负载与工业负载的实际并网实验，直至工业样机定型，对有源电力滤波器的产业化应用研究起了较大的推进作用，支撑项目目前已经有定型的工业化产品推出。 全文围绕上述三个方面展开，章节分排如下：（1）第一章从实际应用角度，总结阐述了有源电力滤波技术在谐波检测、电流跟踪控制、拓扑结构三个方面的研究进展；（2）第二章对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析；（3）第三章分析了有源电力滤波器补偿容性负载时出现的谐波放大现象，并利用FFT方法使得系统在谐振频率处变为开环控制，达到抑制谐波放大的目的；（4）第四章、第五章提出有源电力滤波器模块化并联方案，并详细说明了模块化并联系统的设计和实验；（5）第六章对全文进行了总结，并对今后的研究工作进行了展望。
上传时间： 2013-04-24
上传用户：JANEM
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
/*--------- 8051内核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序状态字寄存器 sbit CY = PSW^7; //进位标志位 sbit AC = PSW^6; //辅助进位标志位 sbit F0 = PSW^5; //用户标志位0 sbit RS1 = PSW^4; //工作寄存器组选择控制位 sbit RS0 = PSW^3; //工作寄存器组选择控制位 sbit OV = PSW^2; //溢出标志位 sbit F1 = PSW^1; //用户标志位1 sbit P = PSW^0; //奇偶标志位 sfr SP = 0x81; //堆栈指针寄存器 sfr DPL = 0x82; //数据指针0低字节 sfr DPH = 0x83; //数据指针0高字节 /*------------ 系统管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //电源控制寄存器 sfr AUXR = 0x8E; //辅助寄存器 sfr AUXR1 = 0xA2; //辅助寄存器1 sfr WAKE_CLKO = 0x8F; //时钟输出和唤醒控制寄存器 sfr CLK_DIV = 0x97; //时钟分频控制寄存器 sfr BUS_SPEED = 0xA1; //总线速度控制寄存器 /*----------- 中断控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中断允许寄存器 sbit EA = IE^7; //总中断允许位 sbit ELVD = IE^6; //低电压检测中断控制位 8051
上传时间： 2013-10-30
上传用户：yxgi5
TLC2543是TI公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 （1）12位分辩率A/D转换器； （2）在工作温度范围内10μs转换时间； （3）11个模拟输入通道； （4）3路内置自测试方式； （5）采样率为66kbps； （6）线性误差±1LSBmax； （7）有转换结束输出EOC； （8）具有单、双极性输出； （9）可编程的MSB或LSB前导； （10）可编程输出数据长度。 TLC2543的引脚排列及说明 TLC2543有两种封装形式：DB、DW或N封装以及FN封装，这两种封装的引脚排列如图1，引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上传时间： 2013-11-19
上传用户：shen1230
#include<iom16v.h> #include<macros.h> #define uint unsigned int #define uchar unsigned char uint a,b,c,d=0; void delay(c) { for for(a=0;a<c;a++) for(b=0;b<12;b++); }; uchar tab[]={ 0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,
上传时间： 2013-10-21
上传用户：13788529953
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议 为促使FPGA 芯片与串行传输技术更好地结合以满足市场需求, Xilinx 公司适时推出了内嵌高速串行收发器RocketI/O 的Virtex II Pro 系列FPGA 和可升级的小型链路层协议———Aurora 协议。Rocket I/O支持从622 Mbps 至3.125 Gbps的全双工传输速率, 还具有8 B/10 B 编解码、时钟生成及恢复等功能, 可以理想地适用于芯片之间或背板的高速串行数据传输。Aurora 协议是为专有上层协议或行业标准的上层协议提供透明接口的第一款串行互连协议, 可用于高速线性通路之间的点到点串行数据传输, 同时其可扩展的带宽, 为系统设计人员提供了所需要的灵活性[4]。但该协议帧格式的定义存在弊端,会导致系统资源的浪费。本文提出的设计方案可以改进Aurora 协议的固有缺陷,提高系统性能, 实现数据率为2.5 Gbps 的高速串行传输, 具有良好的可行性和广阔的应用前景。
上传时间： 2013-11-06
上传用户：smallfish
