大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟，数码显示，74ls138，8，4位计数器，d，rs触发器，加法器，交通灯等，此原码基于长江大学可编程器件实验箱,如要运行在其他平台上需要重新定义管脚...
译码效率技术资料
📦 资源总数：3594
📄 技术文档：1
💻 源代码：2626
🔥 译码效率热门资料
查看全部3594个资源 »用于LDPC编码译码的仿真实现。包括随机生成校验矩阵、由校验矩阵产生生成矩阵、编码、加随机噪声、译码等内容。原作者是老外
用于LDPC编码译码的仿真实现。包括随机生成校验矩阵、由校验矩阵产生生成矩阵、编码、加随机噪声、译码等内容。原作者是老外，有部分中文注释。...
此系统对学校教师的工资信息加以管理,大大提高学校的办公效率.
此系统对学校教师的工资信息加以管理,大大提高学校的办公效率....
有用的VC教程,包括编程思想编程技巧程序效率等方面的指导
有用的VC教程,包括编程思想\编程技巧\程序效率等方面的指导...
指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL....
📄 译码效率技术文档
查看更多 »💻 译码效率源代码
查看更多 »📂 译码效率资料分类