简单的38译码器,语句较为简捷明了.供大家参考学习.
简单的38译码器,语句较为简捷明了.供大家参考学习....
简单的38译码器,语句较为简捷明了.供大家参考学习....
7段译码器,是quartusII8.1项目如果安装了可以马上用...
一种基于FPGA的Viterbi译码器一种基于FPGA的Viterbi译码器...
EDA 七段译码器 VHDL代码...
RS译码器的C源代码,采用了BM算法,钱搜索,和福尼算法求错误值...
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片:CycloneII EP2C35F672C6...
基于vhdl的hdb3编译码器的设计与实现...
3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计...
huffman 编译码器的实现,能够做到压缩率为80...
RS码译码器C语言工程,为[255,191]码率的译码结构,具有通用性...