基于FPGA的宽带数字接收机变带宽数字下变频器设计
基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有...
译码器设计技术资料
📦 资源总数：58228
💻 源代码：90171
🔥 译码器设计热门资料
查看全部58228个资源 »基于FPGA的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。...
利用3轴数字加速度计实现功能全面的计步器设计
本文以对步伐特征的研究为基础，描述一个采用3轴加速度计ADXL345的全功能计步器参考设计，它能辨别并计数步伐，测量距离、速度甚至所消耗的卡路里。 ADXL345专有的（正在申请专利）片内32级先进先出(FIFO)缓冲器可以存储数据，并执行计步器应用的相关操作，从而最大程度地减少主处理器干预，为便携...
电脑自动打铃器设计与实现
通过对ARM7TDMI体系结构、LPC2000系列ARM、μC/OS-II微小内核分析与程序设计基础的深入学习之后，对嵌入式系统有了清晰的了解。本课件将结合一个具体的实例－－电脑自动打铃器来阐述嵌入式应用系统的工程设计方法。...
应用于矿井的RFID应答器设计
采用RFID（射频识别）芯片IA4420设计了一款主动式应答器，主要应用于矿井安全生产管理。其工作中心频率为905 MHz，数据通信的核心部分是印刷偶极子天线，从仿真结果来看：其相对带宽约为40%，增益约为4.236 dB，输入阻抗接近纯电阻 50 Ω，性能参数较好。 ...
💻 译码器设计源代码
查看更多 »📂 译码器设计资料分类