用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
译码器设计技术资料
📦 资源总数：58228
💻 源代码：90171
🔌 电路图：1
📚 译码器设计全部资料 (58228个)
指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL....
第一章 8086程序设计 第二章 MCS-51程序设计 第三章 微机基本系统的设计 第四章 存贮器与接口 第五章 并行接口 第六章 计数器、定时器与接口 第七章 显示器与键盘接口 第八章
第一章 8086程序设计 第二章 MCS-51程序设计 第三章 微机基本系统的设计 第四章 存贮器与接口 第五章 并行接口 第六章 计数器、定时器与接口 第七章 显示器与键盘接口 第八章...
计算机程序设计艺术 第3卷 排序与查找 中文版 收藏经典! 超星阅览器
计算机程序设计艺术 第3卷 排序与查找 中文版 收藏经典! 超星阅览器...
本人设计的汽车用燃油加热器控制程序
本人设计的汽车用燃油加热器控制程序，采用89S52控制驱动...
《管状换热器计算机辅助设计系统ExhCAD绘图系统(版本:1.01a Final)》为自由软件
《管状换热器计算机辅助设计系统ExhCAD绘图系统(版本:1.01a Final)》为自由软件，采用增量软件开发模型，并用UML对软件进行 建模，以便更新。 该版本只是对换热器的最简单的形式做...
推荐下载,verilog处理器设计实例.体现了结构描述和寄存器传输描述的应用
推荐下载,verilog处理器设计实例.体现了结构描述和寄存器传输描述的应用...
维特比解码器低功耗设计verilog编码完整的程序可直接用
维特比解码器低功耗设计verilog编码完整的程序可直接用...
带分频器的bcd计数电路设计
带分频器的bcd计数电路设计，verilog源码...
设计一个可容纳四组参赛的数字式抢答器
设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电...