计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码...
计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码...
《分频器设计》绝对好用的EDA实验程序!已经通过测试。VHDL语言编写...
全数字调制解调器设计的matlab程序 有CIC FIR等滤波器...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于FPGA的分频器设计,已经通过了仿真(VHDL语言编写)...
用VHDL 语言描述度三线八线译码器,其开发均在FPGA中...
这是点阵程序 个人认为先学点阵再学lcd比较好 p0 p2分别接16*16点阵的高八位和低八位(纵向取模) p3口低四位接4-16线译码器(74ls154)译码器低电平为列选 消除鬼影的方法:...
并行AVS实时编解码器设计与实现 介绍了一种并行AVS实时编码器的设计,它包括音视频数据输入、音视频编码、传输流系统复用器、输出和控制部分,其 中重点介绍了视频编码器和传输流系统复用器的设计和实现...
按键扫描 51单片机加8279 8279通过74LS 138译码器扩展4×4键盘、6位显示器。 由3-8译码器对SL0~SL2译出键扫描线,由另一3-8译码器译出显示器的位扫描线,并采用了编码扫描...
使用Verilog硬件描述语言编程的38译码器,包含测试描述...