STM32F103单片机设计心率传感器软件工程源码,完整的工程文件，可以做为你的设计参考。
上传时间： 2021-11-24
上传用户：
STM32H750VBT6核心板 ALTIUM设计硬件原理图+PCB文件，包括完整的原理图和PCB文件，可以做为你的设计参考，PCB 2层板设计，大小85MM*56MM, 带SD，DCMI,QSPI,外扩flash，以太网，RS485，CAN总线, 主要器件信号列表如下：Library Component Count : 29Name Description----------------------------------------------------------------------------------------------------AMS1117 三端稳压芯片BAT54C 表贴肖特基二极管C 无极性贴片电容CRYSTAL_32K CrystalCap CapacitorFPC0.5-24P 贴片FU 贴片保险丝HR911105Header 2 Header, 2-PinLLAN8720 ETH PHYLED Typical RED, GREEN, YELLOW, AMBER GaAs LEDMAX3485PNP PNP三极管Pin HDR2X20 R 贴片电阻Res ResisterSN65HVD230D STM32H750VBT6 Socket SocketTCAP 钽电容TEST-POINT 测试点TSW 轻触开关USB type C W25Qxx 外置FlashXC6206-3.3 SOT-23,XC6206P332MR,MAX8V,100mAXTAL-4P 4脚无源晶振XTAL_3225 Crystal OscillatormicroSD
上传时间： 2021-11-24
上传用户：aben
ZLG9021P0蓝牙模块 最小系统接口板ALTIUM设计硬件原理图+PCB文件,硬件2层板设计，大小为27mmx22mm，ALTIUM设计的工程文件，包括完整的原理图和PCB文件，已测试验证，可以做为你的设计参考。主要器件型号列表：Library Component Count : 7Name Description----------------------------------------------------------------------------------------------------CAP1 C1608X7R1H104KT000N,0603,TDK,0.1uF,X7R,±10%,50V,CON5 ConnectorCON6 ConnectorLED1 0603QGC,SMD,BRIGHT,绿色,RES2 RN731JTTD1002B10,0603,KOA,10KΩ,±1%,1/10W,ZLG52810P0-1-TC ZLG52810P0-1-TC,Rev.A,,L2,0.8*117*63,F4-170,IG,1@24
上传时间： 2021-12-15
上传用户：
12键触控按键键盘ALTIUM设计硬件原理图+PCB+封装库文件,硬件2层板设计，大小为105mmx86mm，ALTIUM设计的工程文件，包括完整的原理图和PCB文件，已测试验证，可以做为你的设计参考。
上传时间： 2021-12-15
上传用户：
隔离+非隔离双路12V转5V DCDC电源模块ALTIUM设计硬件原理图+PCB+AD集成封装库文件，2层板设计，大小为54x35mm，Altium Designer 设计的工程文件，包括完整的原理图及PCB文件，可以用Altium(AD)软件打开或修改，已制样板测试验证，可作为你产品设计的参考。集成封器件型号列表：Library Component Count : 13Name Description----------------------------------------------------------------------------------------------------0402 100nF (104) 10% 16V贴片电容0402 10KΩ (1002) 1%贴片电阻0402 1KΩ (1001) 1% 贴片电阻0402 5.1KΩ (5101) 1%贴片电阻0603 红灯 发光二极管0603 绿灯 发光二极管0805 22uF (226) 20% 25V贴片电容0805 白灯 发光二极管DC-DC 12V-5V 隔离DC-DC 12V-5VHT396R-2P 弯针电源接口PH2.0 14PPOWER SOURCE 电源接口SOT-223 AMS1117-5.0 低压差线性稳压(LDO)
标签： 电源模块
上传时间： 2021-12-16
上传用户：ttalli
STM32F407开发板ALTIUM设计原理图+AD集成封装库文件，Altium Designer 设计的工程文件，包括原理图和未布局布线的PCB文件，可作为你产品设计的参考。集成库器件型号列表如下：Library Component Count : 46Name Description----------------------------------------------------------------------------------------------------1N4106 12V/0.5W稳压管1N4148 高速开关二极管24Cxx 外置EEPROM5向按键 8050-SMD 高频放大-NPN型AMS1117 三端稳压芯片BEEP 蜂鸣器C 无极性贴片电容C-CAP 直插电解电容CR-3V 微型电池DB9 9针串口DP83848IVDS18B20 数字温度计FU 5x20 5*20保险丝HS0038 Header 10X2 10*2P接插件Header 13X2 13*2P接插件Header 18X2 18*2P接插件Header 2 2P接插件Header 2X2 2*2P接插件Header 3X2 3*2P接插件Header 4 4P接插件Header 4X2 4*2P接插件Header 6 6P接插件Header 9X2 9*2P接插件IS62WV51216 JATG L 小功率贴片电感LED-5MM 5mm插件LEDMAX232 MAX232MAX485 MP2359 P-DC 低压电源接口R 贴片电阻RJ45 SDCARD-M TF卡槽SS14 肖特基二极管SSW-2P 2路波动开关STM32F407ZGT6TFTLCD TJA1050 USB OTGUSB-5P 微型USB母座W25Qxx 外置FlashXTALXTAL-2 2脚晶振
上传时间： 2021-12-17
上传用户：zhaiyawei
基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;wire osd_hs;wire osd_vs;wire osd_de;wire[7:0] osd_r;wire[7:0] osd_g;wire[7:0] osd_b;assign vga_out_hs = osd_hs;assign vga_out_vs = osd_vs;assign vga_out_r = osd_r[7:3]; //discard low bit dataassign vga_out_g = osd_g[7:2]; //discard low bit dataassign vga_out_b = osd_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0 (clk ), .c0 (video_clk ));color_bar color_bar_m0( .clk (video_clk ), .rst (~rst_n ), .hs (video_hs ), .vs (video_vs ), .de (video_de ), .rgb_r (video_r ), .rgb_g (video_g ), .rgb_b (video_b ));osd_display osd_display_m0( .rst_n (rst_n ), .pclk (video_clk ), .i_hs (video_hs ), .i_vs (video_vs ), .i_de (video_de ), .i_data ({video_r,video_g,video_b} ), .o_hs (osd_hs ), .o_vs (osd_vs ), .o_de (osd_de ), .o_data ({osd_r,osd_g,osd_b} ));endmodule
上传时间： 2021-12-18
上传用户：
基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用同步接口方式所有的信号都是时钟信号。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。timescale 1ps/1psmodule top(input clk,input rst_n,output[1:0] led,output sdram_clk, //sdram clockoutput sdram_cke, //sdram clock enableoutput sdram_cs_n, //sdram chip selectoutput sdram_we_n, //sdram write enableoutput sdram_cas_n, //sdram column address strobeoutput sdram_ras_n, //sdram row address strobeoutput[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank addressoutput[12:0] sdram_addr, //sdram addressinout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24 ; //external memory user interface address widthparameter BUSRT_BITS = 10 ; //external memory user interface burst widthparameter BURST_SIZE = 128 ; //burst sizewire wr_burst_data_req; // from external memory controller,write data request ,before data 1 clockwire wr_burst_finish; // from external memory controller,burst write finish
标签： fpga sdram verilog quartus
上传时间： 2021-12-18
上传用户：
基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, //vga output output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b //vga blue );wire video_clk;wire video_hs;wire video_vs;wire video_de;wire[7:0] video_r;wire[7:0] video_g;wire[7:0] video_b;assign vga_out_hs = video_hs;assign vga_out_vs = video_vs;assign vga_out_r = video_r[7:3]; //discard low bit dataassign vga_out_g = video_g[7:2]; //discard low bit dataassign vga_out_b = video_b[7:3]; //discard low bit data//generate video pixel clockvideo_pll video_pll_m0( .inclk0(clk), .c0(video_clk));color_bar color_bar_m0( .clk(video_clk), .rst(~rst_n), .hs(video_hs), .vs(video_vs), .de(video_de), .rgb_r(video_r), .rgb_g(video_g), .rgb_b(video_b));endmodule
标签： fpga vga显示 verilog quartus
上传时间： 2021-12-19
上传用户：kingwide
protel99se原理图库+封装库电路设计protel库合集（包括2000多个封装文件），包括已经分类的原理图和PCB封装库文件，LIB后缀+DDB后缀工程封装库文件，包括电阻电容电感保险丝二极管三极管继电器插口接口器件SOP SOIC QFN TQFP SOJ SOL SO BGA 等各类常用芯片封装，各类开关，变压器，MOS管，晶振等，基本上包括了市面上的常用器件，可以直接用于你的电路设计。
标签： protel99se 封装 电路设计 protel
上传时间： 2021-12-19
上传用户：XuVshu
