📚 计时器电路技术资料

📦 资源总数：26564
💻 源代码：56459
🔌 电路图：1

🔥 计时器电路热门资料

查看全部26564个资源 »

用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK...

📅 👤 wang0123456789
verilog 2MHz DIN CLK

💻 计时器电路源代码

查看更多 »
💻
计时器电路设计.prjpcbstructure
💻
59秒计时器的设计.lst
💻
59秒计时器的设计.uv2
💻
59秒计时器的设计.m51
💻
59秒计时器的设计.plg
💻
59秒计时器的设计.c
📂 计时器电路资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 🔌 电路图 原理图PCB布局 📚 全部资料 26564 个资源