随着半导体工艺的飞速发展和芯片设计水平的不断进步，ARM微处理器的性能得到大幅度地提高，同时其芯片的价格也在不断下降，嵌入式系统以其独有的优势，己经广泛地渗透到科学研究和日常生活的各个方面。 本文以ARM7 LPC2132处理器为核心，结合盖革一弥勒计数管对Time-To-Count辐射测量方法进行研究。ARM结构是基于精简指令集计算机(RISC)原理而设计的，其指令集和相关的译码机制比复杂指令集计算机要简单得多，使用一个小的、廉价的ARM微处理器就可实现很高的指令吞吐量和实时的中断响应。基于ARM7TDMI-S核的LPC2132微处理器，其工作频率可达到60MHz，这对于Time-To-Count技术是非常有利的，而且利用LPC2132芯片的定时/计数器引脚捕获功能，可以直接读取TC中的计数值，也就是说不再需要调用中断函数读取TC值，从而大大降低了计数前杂质时间。本文是在我师兄吕军的《Time-To-Count测量方法初步研究》基础上，使用了高速的ARM芯片，对基于MCS-51的Time-To-Count辐射测量系统进行了改进，进一步论证了采用高速ARM处理器芯片可以极大的提高G-M计数器的测量范围与测量精度。 首先，讨论了传统的盖革-弥勒计数管探测射线强度的方法，并指出传统的脉冲测量方法的不足。然后讨论了什么是Time-To-Count测量方法，对Time-To-Count测量方法的理论基础进行分析。指出Time-To-Count方法与传统的脉冲计数方法的区别，以及采用Time-To-Count方法进行辐射测量的可行性。 接着，详细论述基于ARM7 LPC2132处理器的Time-To-Count辐射测量仪的原理、功能、特点以及辐射测量仪的各部分接口电路设计及相关程序的编制。 最后得出结论，通过高速32位ARM处理器的使用，Time-To-Count辐射测量仪的精度和量程均得到很大的提高，对于Y射线总量测量，使用了ARM处理器的Time-To-Count辐射测量仪的量程约为20 u R/h到1R/h，数据线性程度也比以前的Time-To-CotJnt辐射测量仪要好。所以在使用Time-To-Count方法进行的辐射测量时，如何减少杂质时间以及如何提高计数前时间的测量精度，是决定Time-To-Count辐射测量仪性能的关键因素。实验用三只相同型号的J33G-M计数管分别作为探测元件，在100U R/h到lR/h的辐射场中进行试验.每个测量点测量5次取平均，得出随着照射量率的增大，辐射强度R的测量值偏小且与辐射真实值之间的误差也随之增大。如果将测量误差限定在10％的范围内，则此仪器的量程范围为20 u R/h至1R/h，量程跨度近六个数量级。而用J33型G-M计数管作常规的脉冲测量，量程范围约为50 u R/h到5000 u R/h，充分体现了运用Time-To-Count方法测量辐射强度的优越性，也从另一个角度反应了随着计数前时间的逐渐减小，杂质时间在其中的比重越来越大，对测量结果的影响也就越来越严重，尽可能的减小杂质时间在Time-To-Count方法辐射测量特别是测量高强度辐射中是关键的。笔者用示波器测出此辐射仪器的杂质时间约为6.5 u S，所以在计算定时器值的时候减去这个杂质时间，可以增加计数前时间的精确度。通过实验得出，在标定仪器的K值时，应该在照射量率较低的条件下行，而测得的计数前时间是否精确则需要在照射量率较高的条件下通过仪器标定来检验。这是因为在照射量率较低时，计数前时间较大，杂质时间对测量结果的影响不明显，数据线斜率较稳定，适宜于确定标定系数K值，而在照射量率较高时，计数前时间很小，杂质时间对测量结果的影响较大，可以明显的在数据线上反映出来，从而可以很好的反应出仪器的性能与量程。实验证明了Time-To-Count测量方法中最为关键的环节就是如何对计数前时间进行精确测量。经过对大量实验数据的分析，得到计数前时间中的杂质时间可分为硬件杂质时间和软件杂质时间，并以软件杂质时间为主，通过对程序进行合理优化，软件杂质时间可以通过程序的改进而减少，甚至可以用数学补偿的方法来抵消，从而可以得到比较精确的计数前时间，以此得到较精确的辐射强度值。对于本辐射仪，用户可以选择不同的工作模式来进行测量，当辐射场较弱时，通常采用规定次数测量的方式，在辐射场较强时，应该选用定时测量的方式。因为，当辐射场较弱时，如果用规定次数测量的方式，会浪费很多时间来采集足够的脉冲信号。当辐射场较强时，由于辐射粒子很多，产生脉冲的频率就很高，规定次数的测量会加大测量误差，当选用定时测量的方式时，由于时间的相对加长，所以记录的粒子数就相对的增加，从而提高仪器的测量精度。通过调研国内外先进核辐射测量仪器的发展现状，了解到了目前最新的核辐射总量测量技术一Time-To-Count理论及其应用情况。论证了该新技术的理论原理，根据此原理，结合高速处理器ARM7 LPC2132，对以G-计数管为探测元件的Time-To-Count辐射测量仪进行设计。论文以实验的方法论证了Time-To-Count原理测量核辐射方法的科学性，该辐射仪的量程和精度均优于以前以脉冲计数为基础理论的MCS-51核辐射测量仪。该辐射仪具有量程宽、精度高、易操作、用户界面友好等优点。用户可以定期的对仪器的标定，来减小由于电子元件的老化对低仪器性能参数造成的影响，通过Time-To-Count测量方法的使用，可以极大拓宽G-M计数管的量程。就仪器中使用的J33型G-M计数管而言，G-M计数管厂家参考线性测量范围约为50 u R/h到5000 u R/h，而用了Time-To-Count测量方法后，结合高速微处理器ARM7 LPC2132，此核辐射测量仪的量程为20 u R/h至1R/h。在允许的误差范围内，核辐射仪的量程比以前基于MCS-51的辐射仪提高了近200倍，而且精度也比传统的脉冲计数方法要高，测量结果的线性程度也比传统的方法要好。G-M计数管的使用寿命被大大延长。 综上所述，本文取得了如下成果：对国内外Time-To-Count方法的研究现状进行分析，指出了Time-To-Count测量方法的基本原理，并对Time-T0-Count方法理论进行了分析，推导出了计数前时间和两个相邻辐射粒子时间间隔之间的关系，从数学的角度论证了Time-To-Count方法的科学性。详细说明了基于ARM 7 LPC2132的Time-To-Count辐射测量仪的硬件设计、软件编程的过程，通过高速微处理芯片LPC2132的使用，成功完成了对基于MCS-51单片机的Time-To-Count测量仪的改进。改进后的辐射仪器具有量程宽、精度高、易操作、用户界面友好等特点。本论文根据实验结果总结出了Time-To-Count技术中的几点关键因素，如：处理器的频率、计数前时间、杂质时间、采样次数和测量时间等，重点分析了杂质时间的组成以及引入杂质时间的主要因素等，对国内核辐射测量仪的研究具有一定的指导意义。
标签： TimeToCount ARM 辐射测量仪
上传时间： 2013-06-24
上传用户：pinksun9
视频监控系统是一种先进的、防范能力强的综合系统。它通过遥控摄像机及其辅助设备(镜头、云台等)直接观看被监控场所的一切情况，同时可以把监控场所的图像内容传送到监控中心，进行实时远程监控。随着计算机、网络以及图像处理、传输技术的迅猛发展，视频监控技术也得到飞速发展，视频监控进入了全数字化的网络时代，传统的模拟视频监控系统和基于PC机的数字视频监控系统已不能满足现代社会发展的需要，基于嵌入式技术的网络视频监控系统成为视频监控系统发展的新趋势，具有广阔的应用前景和实用价值。 本文在总结分析前人研究成果的基础上，深入系统地研究了基于ARM和Linux的嵌入式系统开发技术，给出了基于ARM的嵌入式视频服务器的总体设计方案和功能规划，包括硬件结构和软件结构，基于B/S(Browser/Server)服务机制的客户端软件设计大大降低了客户端的软硬件要求。然后，介绍了嵌入式Linux交叉编译环境的搭建和嵌入式软件的开发过程，通过BootLoader的配置烧写和Linux内核的移植编译，搭建了嵌入式视频服务器运行开发的软件平台。最后详细分析了嵌入式视频服务器软件部分各个功能模块的设计思路及其关键代码实现，用Liflux vide04linux APIs实现了视频图像的采集，视频数据网络传输采用了基于UDP协议的IP组播方式，而视频图像显示模块则采用了自行设计实现的基于IPicture COM接口的ActiveX控件，便于维护、更新和升级。 本文设计的基于ARM的嵌入式视频服务器安装设置方便，远程客户端用户通过IE浏览器可直接访问服务器，实时视频图像传输流畅，无明显抖动，具有良好的稳定性、较高的性价比和一定的实用价值。
上传时间： 2013-05-19
上传用户：彭玖华
8255内部包括三个并行数据输入/输出端口，两个工作方式控制电路，一个读/写控制逻辑电路和8位总线缓冲器。各部分功能概括如下： （1）端口A、B、CA口：是一个8位数据输
上传时间： 2013-05-21
上传用户：隐界最新
随着微电子技术和计算机技术的发展，工业生产过程的自动化和智能化程度越来越高。就玻璃工业生产而言，以前浮法玻璃生产线上所用的质量检测都是通过利用人眼离线检验或专用仪器抽样检测，无法满足实时检测的要求，并且人眼检测只能发现较大的玻璃缺陷，所以玻璃质量无法提高。目前国内几家大型玻璃生产企业都开始采用进口检测设备，可以对玻璃实现100％在线全检，自动划分玻璃等级，并获得质量统计数据，指导玻璃生产，稳定玻璃质量水平。 但由于价格昂贵，加上国内浮法玻璃生产线现场条件复杂，需要很长时间的配套和适应，而且配件更换困难以及售后服务难以到位等问题，严重束缚了国内企业对此类设备的引进，无法提高国内企业在国际市场的竞争能力。 应对此一问题，本文主要研究了基于DSP+ARM的独立双核结构的嵌入式视频缺陷在线检测系统的可行性，提出了相应的开发目标和性能参数，并在此基础上主要给出了基于TI公司TMS320C6202B DSP的视频图像处理以及缺陷识别的总体方案、硬件设计和相应的底层软件模块；同时论述了嵌入式工业控制以及网络传输的实现方案——采用Samsung公司的基于ARM7内核的S3C4510B作为主控芯片，运行uClinux操作系统，设计出整个嵌入式系统的软件层次模型和数据处理流程，其中编程底层的软件模块为上层的应用程序提供硬件操作和流程，从而实现缺陷识别结果的控制与传输。同时，本文还对玻璃缺陷的识别原理进行了深入的探讨，总结出了图象处理，图象分割以及特征点提取等识别步骤。 本系统对于提高玻璃缺陷在线检测的工艺水平、灵敏度、精度等级；提高产品质量、生产效率和自动化水平，降低投资及运行成本都将有着极其重要的现实意义。
上传时间： 2013-07-02
上传用户：shenglei_353
射频识别技术(RFID)是一种通过电磁耦合方式工作的无线识别系统，具有保密性强、无接触式信息传递等特点，目前广泛应用于物流、公共交通、门禁控制等与人们生活密切相关的方方面面。 本论文的目的是开发出一款读卡终端设备，支持IS014443标准中规定的TypeA、Type B两种类型的卡，具有高级扩展功能，也可以在硬件基础上进行增减，以适应不同场合的需要。 读卡器设计中采用嵌入式芯片为处理核心，读卡功能采用射频读卡芯片实现。读卡器终端具有网络接口、USB接口和触摸屏接口。软件上采用移植嵌入式系统并添加任务的模式实现读卡器的各功能。通过对软硬件的调试实现了RYID读卡器原理样机的硬件与软件平台构律。
上传时间： 2013-06-12
上传用户：450976175
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
随着电子技术和EDA技术的发展,大规模可编程逻辑器件PLD(Programmable Logic Device)、现场可编程门阵列FPGA(Field Programmable Gates Array)完全可以取代大规模集成电路芯片,实现计算机可编程接口芯片的功能,并可将若干接口电路的功能集成到一片PLD或FPGA中.基于大规模PLD或FPGA的计算机接口电路不仅具有集成度高、体积小和功耗低等优点,而且还具有独特的用户可编程能力,从而实现计算机系统的功能重构.该课题以Altera公司FPGA(FLEX10K)系列产品为载体,在MAX+PLUSⅡ开发环境下采用VHDL语言,设计并实现了计算机可编程并行接芯片8255的功能.设计采用VHDL的结构描述风格,依据芯片功能将系统划分为内核和外围逻辑两大模块,其中内核模块又分为RORT A、RORT B、OROT C和Control模块,每个底层模块采用RTL(Registers Transfer Language)级描述,整体生成采用MAX+PLUSⅡ的图形输入法.通过波形仿真、下载芯片的测试,完成了计算机可编程并行接芯片8255的功能.
上传时间： 2013-06-08
上传用户：asddsd
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
cadence 15.7安装步骤及方法安装步骤： 1、 证书生成 a、双击Crack->keygen.exe， b、HO
上传时间： 2013-07-26
上传用户：xoxoliguozhi
电子厂进货检验规范 整套电子厂各材料进货检验规范质量安全
上传时间： 2013-05-27
上传用户：jacking
