DSP5416时钟配制，片内定时器是一个软件可编程定时器，可以用来产生周期的中断信号。 定时器主要由 3 个寄存器所组成：定时器寄存器（TIM） 、定时器周期寄存器（PRD）和时器控制寄存器（TCR） 。这 3 个寄存器都有映象寄存器，它们在数据存储器中的地址分别24H、25H 和 26H。TIM 是一个递减计数器；PRD 中存放计数值；TCR 中有定时器的控制和状态位
上传时间： 2014-01-05
上传用户：GavinNeko
这个是用系统时间产生随机数应用的一个小程序，用到了J2ME底层绘图机制。功能：在你输入4个选项后，系统自动筛选出一个结果。就像考试时a,b,c,d四个选项瞎蒙出来一个……
上传时间： 2013-12-31
上传用户：yzhl1988
Ｃ语言是在 70 年代初问世的。一九七八年由美国电话电报公司(AT&T)贝尔实验室正 式 发 表 了 Ｃ 语 言 。 同 时 由 B.W.Kernighan 和 D.M.Ritchit 合 著 了 著 名 的 “THE C PROGRAMMING LANGUAGE” 一书。 通常简称为《 K&R》， 也有人称之为《 K&R》 标准。 但是， 在 《 K&R》中并没有定义一个完整的标准 C 语言， 后来由美国国家标准协会 （ American National Standards Institute） 在此基础上制定了一个 C 语言标准， 于一九八三年发表。 通常 称之为 ANSI C。
上传时间： 2016-08-03
上传用户：vito
基本误差 在相关国标、规程规定的参比条件下，输出电流为50mA～120A装置的最大允许误差（含标准表）小于0.01％，输出电流为1mA～50mA装置的最大允许误差（含标准表）小于0.015％。 可实现三只三相电能表的三相四线及三相三线的误差测量；可测试无功电能基本误差。 1.2.3.2 测量重复性 装置的测量重复性用实验标准差表征，在进行不少于10次的重复测量，其测量结果的标准偏差估计值s不超过0.001％。 1.2.3.3 输出电量 1.2.3.3.1 电压电流量程 输出电压范围：3×（57.7V～380V）； 每档电压输出瞬间及相位切换时不允许有尖峰。每档电压输出上限达120%Un。 输出电流范围：3×（0.001A～100A）； 输出电流范围上限要求达到120A。每档电流输出瞬间及相位切换时不允许有尖峰。每档电流输出上限达120%In。 1.2.3.3.2 输出负载容量 三表位：电压输出：每相≥150VA 电流输出: 每相≥300VA 1.2.3.3.3 输出电量调节 （1） 电压、电流调节： 调节范围：0%～120% 调节细度：优于0.005%。 （2） 相位调节： 调节范围：0°～360° 调节细度：优于0.01°。 （3） 频率调节： 调节范围：45Hz～65Hz 调节细度：优于0.001Hz。 1.2.3.3.4 输出功率稳定度：<0.005% / 3min . 稳定度按JJG597的5.2.3.13方法计算。 1.2.3.3.5 输出电压电流失真度 装置输出电压电流失真度范围：小于0.1%。 1.2.3.3.6起动电流：装置具有起动电流调整、测量功能，能输出0.5mA的起动电流。 起动电流的测量误差≤ 5%，起动功率的测量误差 ≤ 10%。 1.2.3.3.7三相电量对称性 任一相（或线）电压和相（或线）电压平均值之差不大于±0.1%；各相电流与其平均值之差不大于±0.2%；任一相电压与对应相电流间的相位角之差不大于0.5°；任一相电压（电流）与另一相电压（电流）间相位角与120°之差不大于0.5°。 1.2.3.4 多路隔离输出的装置各路输出负载影响应符合JJG597—2005中 3.8条的规定。 1.2.3.5 确定同名端钮间电位差应符合JJG597—2005中3.9条的规定。 1.2.3.6 多路输出的一致性应符合JJG597—2005中3.7条的规定。 1.2.3.7 监视示值的误差 监视仪表应有足够的测量范围，电压示值误差限为±0.2%，电流、功率示值误差限为±0.2%，相位示值误差限为±0.3°，频率示值误差限为±0.1%，启动电流和启动功率的监视示值误差不超过5%（启动电流为1mA时的监视示值误差也不应超过5%）。各监视示值的分辨力应不超过其对应误差限的1/5。 1.2.3.8 具有消除自激的功能。可自动消除开机或关机时产生的尖脉冲。 1.2.3.9 装置的磁场 由装置产生的在被检表位置的磁感应强度不大于下列数值： I≤10A时，B≤0.0025mT； I=200A时，B≤0.05mT；10A到200A之间的磁感应强度极限值可按内插法求得。 1.2.3.10 电磁兼容性 （1）电磁骚扰的抗扰度 装置的设计能保证在传导和辐射的电磁骚扰以及静电放电的影响下不损坏或不受实质性影响（如元器件损毁、控制系统死机、精度出现变化等影响正常检定工作的现象），骚扰量为静电放电、射频电磁场。 （2）无线电干扰抑制 装置不发生能干扰其他设备的传导和辐射噪声。 1.2.3.11 稳定性变差 （1）短期稳定性变差 装置基本误差合格的同时，在15min内的基本误差最大变化值（连续测量7h），不大于装置对应最大允许误差的20％。 （2）检定周期内变差 检定周期内装置基本误差合格的同时，其最大变化值，不大于0.01％。 1.2.3.12 安全 装置的绝缘强度试验要求和与安全有关的结构要求符合GB 4793.1的规定。 1.2.3.13 脉冲输出 同时检测三路被检脉冲：显示当前误差平均误差和标准偏差；同时检测的被检脉冲的常数、工作方式和脉冲个数，可完全不同；误差测量所需要的输入参数的位数，应能覆盖目前各种标准表和的检测需要。对每一表位应有高频、低频脉冲信号的BNC接收端口，能接收≤600kHz的有/无源脉冲（5-30V脉冲幅值）。 1.2.3.14供电电源 供电电源在3×220V/380V10,50Hz2Hz装置正常工作。
上传时间： 2021-06-15
上传用户：li091122
rC-BUs接口实时时钟RX-8025 SA/NB内置高精度频率调整的32768kHz水晶振子（Ta=+25℃时±5×106）对应rc-BUS高速模式（400kHz）时计（时、分、秒）、日历（年、月、日、星期）的计数功能（BCD代码）可选择12/24时间制自动判别至2099年的间年·内置高精度时计精度调整电路·对CPU的发生中断功能（周期1个月~0.5秒、具有中断请求、中断停止功能）·2个系统的闹钟功能（Alam-w：星期、时、分、Alarm_D：时、分）.32 768kHz时钟输出（带控制引脚的CMOS输出）对内部数据进行有效无效判定的振动停止检测功能电源电压监视功能（可选择检测标准电压）1.15V~55V的宽幅计时（保持）电压范围1.7v~5.5V的宽幅接口电压范围低消耗电流 0.48uA/3.0V（Typ）1.概要本模块是内置高精度调整的32 768kHz水晶振子的1c总线接口方式的实时计时器。除了具有6种发生中断功能、2个系统的闹钟功能、对内部数据进行有效无效判定的振动停止检测功能、电源电压监视功能等外，还配有时钟精度调整功能，可以对时钟进行任意精度调整。内部振荡回路是以固定电压驱动，因而可获得受电压变动影响小且稳定的3276skHz时钟输本产品功能多样，采用表贴封装形式，最适用于各种手机、携带终端及其他小型电子机器等。
标签： rx8025
上传时间： 2022-06-18
上传用户：d1997wayne
LTspice1.变压器仿真的简单步骤：A.为每个变压器绕组绘制一个电感器B.采用一个互感（K）描述语句通过一条SPICE指令对其实施耦合：K1L1L21K语句的最后一项是耦合系数，其变化范围介于0和1之间，1代表没有漏电感。对于实际电路，建议您采用耦合系数=l作为起点。每个变压器只需要一个K语句；LTspice为一个变压器内部的所有电感器应用了单一耦合系数。下面所列是上述语句的等效语句：K1L1L21K2L2L31K3LlL31C.采用“移动”（F7）、“旋转”（Ctrl+R）和“镜像”（Ctrl+E）命令来调节电感器位置以与变压器的极性相匹配。添加K语句可显示所含电感器的调相点。D.LTspice采用个别组件值（在本场合中为个别电感器的电感）而非变压器的匝数比进行变压器的仿真。电感比与匝数比的对应关系如下：
标签： ltspice
上传时间： 2022-06-24
上传用户：
CPU:MSP430系列单片机的CPU和通用微处理器基本相同，只是在设计上采用了面向控制的结构和指令系统。MSP430的内核CPU结构是按照精简指令集和高透明的宗旨而设计的，使用的指令有硬件执行的内核指令和基于现有硬件结构的仿真指令。这样可以提高指令执行速度和效率，增强了MSP430的实时处理能力。存储器：存储程序、数据以及外围模块的运行控制信息。有程序存储器和数据存储器。对程序存储器访问总是以字形式取得代码，而对数据可以用字或字节方式访问。其中MSP430各系列单片机的程序存储器有ROM、OTP、EPROM和FLASH型。外围模块：经过MAB、MDB、中断服务及请求线与CPU相连。MSP430不同系列产品所包含外围模块的种类及数目可能不同。它们分别是以下一些外围模块的组合：时钟模块、看门狗、定时器A、定时器B、比较器A、串口0、1、硬件乘法器、液晶驱动器、模数转换、数模转换、端口、基本定时器、DMA控制器等。
上传时间： 2022-07-28
上传用户：slq1234567890
近年来，随着人们生活的改善，机动车辆得到迅速发展，其排放的尾气己造成城市空气严重污染，一些城市相继制定法规限制摩托车和燃油助力车的使用来保护环境。于是发展绿色交通工具已成为一个重要的课题。电动车具有轻便、无污染、低噪音和价格低廉的特点，成为比较理想的交通工具。开关磁阻电机的结构简单、控制灵活、可靠性高、能在较宽的速度范围内高效运行、而且坚固耐用，适合于在恶劣条件下应用等特点决定了其非常适合于车辆负载。 本文主要研究四相8/6极开关磁阻电机传动系统在两轮电动车中的应用，设计了以AVR单片机为主控芯片的电动车控制器。1.根据开关磁阻电机的结构和工作原理，建立了SR 电机的数学模型，分析并确定了开关磁阻电机的位置信号检测方法，制定了该系统使用的控制策略：采用转速外环、电流内环的双闭环控制，通过AVR单片机片内定时器/计时器T/C2输出的PWM斩波调压间接地调节电流以控制电机的转速。2.以AVR单片机为核心，设计了开关磁阻电机控制系统的各硬件电路，主要有电源转换电路和电压采样电路、系统功率电路及MOSFET驱动电路、位置信号检测电路和电流检测与保护电路。3.在硬件电路的基础上设计了系统的控制软件，并对电动车的刹车、过流保护、欠压保护和定速巡航等功能加以改善和提高。最后对所开发的系统进行了调试，通过实验得到的速度电流波形证实了该控制器的可行性。
上传时间： 2013-07-25
上传用户：qiuqing
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
HyperSnap-DX 是个屏幕抓图工具，它不仅能抓住标准桌面程序还能抓取 DirectX, 3Dfx Glide 游戏和视频或 DVD 屏幕图。本程序能以 20 多种图形格式（包括：BMP, GIF, JPEG, TIFF, PCX 等）保存并阅读图片。可以用热键或自动记时器从屏幕上抓图。功能还包括：在所抓的图像中显示鼠标轨迹，收集工具，有调色板功能并能设置分辨率，还能选择从 TWAIN 装置中（扫描仪和数码相机）抓图。
上传时间： 2013-04-24
上传用户：坏天使kk
