对于利用LabVIEW FPGA实现RIO目标平台上的定制硬件的工程师与开发人员,他们可以很容易地利用所推荐的组件设计构建适合其应用的、可复用且可扩展的代码模块。基于已经验证的设计进行代码模块开发,将使现有IP在未来应用中得到更好的复用,也可以使在不同开发人员和内部组织之间进行共享和交换的代码更好服用
上传时间: 2013-11-20
上传用户:lnnn30
HDB3(High Density Bipolar三阶高密度双极性)码是在AMI码的基础上改进的一种双极性归零码,它除具有AMI码功率谱中无直流分量,可进行差错自检等优点外,还克服了AMI码当信息中出现连“0”码时定时提取困难的缺点,而且HDB3码频谱能量主要集中在基波频率以下,占用频带较窄,是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了[1]。目前,HDB3码主要由专用集成电路及相应匹配的外围中小规模集成芯片来实现,但集成程度不高,特别是位同步提取非常复杂,不易实现。随着可编程器件的发展,这一难题得到了很好地解决。
上传时间: 2013-11-21
上传用户:sy_jiadeyi
本文是基于Arria V和Cyclone V精度可调DSP模块的高性能DSP应用与实现(英文资料)
上传时间: 2014-12-28
上传用户:CHINA526
Verilog_HDL的故事4_之_模块的沟通
标签: Verilog_HDL 模块 沟通
上传时间: 2013-12-23
上传用户:13686209316
针对在网络上传输视频的需要,提出了一个JPEG2000 视频编解码系统的硬件设计 方案,介绍了该方案的设计思路和实现方法。试验表明该方案满足了设计目标,具有比较广 阔的实际应用前景
上传时间: 2013-11-07
上传用户:manking0408
为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题,设计并实现了一种基于FPGA 的高速数据传输系统,本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号,稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现,大大降低了系统互联的复杂度和成本,提高了系统集成度和稳定性。
上传时间: 2013-10-30
上传用户:zhishenglu
采用Xlinx公司的Virtex5系列FPGA设计了一个用于多种高速串行协议的数据交换模块,并解决了该模块实现中的关键问题.该交换模块实现4X模式RapidIO协议与4X模式PCI Express协议之间的数据交换,以及自定义光纤协议与4X模式PCI Express协议之间的数据交换,实现了单字读写以及DMA操作,并提供高速稳定的传输带宽.
上传时间: 2013-10-12
上传用户:rnsfing
AD接收UART发送模块
上传时间: 2013-10-28
上传用户:zhang_yi
SRWF-501-50型微功率无线模块
上传时间: 2013-11-12
上传用户:风行天下
基于AT89S52单片机的nRF2401无线模块开发板 资料齐全
上传时间: 2014-06-14
上传用户:nshark