随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 @@ 本文详细介绍了一种基于FPGA开发板的实时图像采集与显示系统，该系统由前端视频采集单元、图像存储单元、图像显示单元三部分组成。它的主要功能有：对摄像头送来的视频数据进行采集，并采用PHILIPS公司的专用视频解码芯片SAA7113将模拟视频转化成数字视频；将采集进来的数据存储到FPGA开发板内嵌的SDRAM中；采用PHILIPS公司的专用视频编码芯片SAA7121将数字视频信号转换为模拟信号送显示器输出。 @@ 系统在Quartus II 5.0、Model Sim6.0软件平台下开发并在硬件上得到实现，达到预期效果。FPGA实现图像采集显示是一种有效，简便、经济的方法，因此该课题具有广阔的应用前景和市场价值。 @@关键词：FPGA，I2C总线，视频采集，SDRAM，视频显示
上传时间： 2013-06-06
上传用户：rhl123
随着图像声纳技术的发展，对于大数据量图像数据的压缩成为必须要解决的一个课题。本文结合水声图像特点，应用VerilogHDL 语言在Quartus Ⅱ软件环境下设计实现了JPEG基本模式编解码器。 JPEG是国际标准化组织(ISO)和CCITT 联合制定的静态图像的压缩标准，是目前最常使用的图像存储格式。 论文首先介绍了JPEG编码的基本原理，然后根据编码的流程从总体结构上对JPEG编码器进行了模块划分。对于2D—DCT变换采用了行列分离的快速算法；针对水声图像特点采用了DC系数直接编码。以一幅真实的水声图像作为JPEG编码器的测试输入，对编码器输出的码流经过软件编程后正确显示出了JPEG图片，并分析了压缩图像效果和质量。 JPEG解码器采用了和JPEG编码器对称的模块划分，2D—IDCT变换同样采用了行列分离的快速算法；根据JPEG标准中哈夫曼编码的特点，哈夫曼解码采用了浓缩哈夫曼表法，降低了存储资源，提高了解码速度。对经本文设计的JPEG解码器解码后的图片和原图片进行了比较分析，结果表明本设计满足要求。
上传时间： 2013-05-25
上传用户：sn2080395
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-06-13
上传用户：夜月十二桥
本论文将在对MPEG-4解码中的几种关键技术的充分理解和算法分析的基础之上，结合FPGA的灵活性，采用VHDL语言对几种关键技术在应用层面上进行结构设计并仿真验证。 本文讨论了一种高吞吐量流水方式构建的MPEG-4可变长解码器的设计。在这种解码器中，我们采用了基于PLA的并行 解码算法，这种算法能够实现每个时钟解码一个码字。同时，为了提高解码的效率，降低操作的延迟，我们在设计中还引入了流水线操作方式、码表分割等技术，这些技术有利于并行操作的实现。 本论文的设计充分利用IDCT算法对称性，用高度的并行结构来加速处理，采用一维IDCT单元复用的方式来实现二维IDCT运算，并提出一种基于加法操作的结构来取代乘法操作，实现了一种高效二维逆DCT变换处理器。
上传时间： 2013-06-02
上传用户：MATAIYES
在信息化发展的当前，音视频等多媒体作为信息的载体，在社会生活的各个领域，起着越来越重要的作用。数字视频的海量性成为阻碍其应用的的瓶颈之一。在这种情况下，H．264作为新一代的视频压缩标准，以其高性能的压缩效率，成为备受关注的焦点和研究问题。H．264通过运动估计/运动补偿（MP/MC）消除视频时间冗余，对差值图像进行离散余弦变换（DCT）消除空间冗余，对量化后的系数进行可变长编码（VLC）消除统计冗余，获得了极高的压缩效率。随着嵌入式处理器性能的逐渐提升和3G网络即将商用的推动，H．264以其优秀的压缩性能，无论是无线信道传输方面，还是存储容量有限的嵌入式设备都具有广阔的应用前景。 但H．264在提升压缩性能的同时付出的代价是算法复杂度的成倍增加，实际应用中人们对视频解码的实时性要求严格，已出现的对应算法代码多基于PC通用处理器实现，而嵌入式设备的主频和处理能力仍然相对有限，存储容量相对较小，总线速率相对偏低，因此必须对标准对应算法进行优化移植，才能满足实际应用的需求。 本文在对H．264标准及其新特性进行详细介绍后，重点研究了在解码端如何针对解码耗时较多的模块进行改进，然后将算法移植到ARM平台，并针对平台特点作出相应优化，最后完成解码图象显示，并给出了测试结果。本文主要完成的工作如下： 详细分析了H．264的参考软件JM中解码流程，并利用测试工具分析了各模块耗时，针对耗时较多的模块如插值运算及去块滤波模块，提出了对应的改进算法并在H．264的参考软件JM86上进行了实现，PC测试实验证明了算法改进的优越性和运算优化的可行性。最后针对ARM平台，在对程序结构和对应代码进行优化之后，将其移植到WINCE系统之下，同时给出了WINCE平台解码后图象加速显示方法，并对最终测试结果与性能做出了评价。
上传时间： 2013-06-04
上传用户：shijiang
基于PC、图像采集卡和存储设备的传统数字视频监控系统，体积庞大、功耗高、价格昂贵，只局限于特定范围的应用。而嵌入式网络视频监控系统以其价格低、便携式等特点在安防、智能家居等场所得到了越来越广泛的应用。 本文基于S3C2440＼Windows CE5.0平台设计了一款具有网络传输查看功能的嵌入式网络视频监控系统。重点研究了OV9650 CMOS摄像头芯片流接口驱动的实现过程和开发方法，设计了基于TCP/IP网络传输协议的网络视频通信系统。并应用H.263压缩编解码算法对采集到的视频数据进行压缩，提高了视频传输效率。同时，针对H.263视频解码算法设计了一款简易视频回放软件，对H.263视频进行回放。为进一步满足小型化、便携式、低成本需求，开发定制了一款基于S3C2440＼Windows CE5.0平台的手持式接收终端。 本系统整合了图像采集、网络通信、H.263编解码、视频回放等多项技术，实现了嵌入式技术、以太网络、视频监控三大前沿领域的有机结合。由于采用了ARM9单芯片控制方案，系统具有集成度高、可靠性高、功耗低、成本低、体积小、稳定性好等特点，可应用在远程监控、工业控制、视频会议、智能家居等诸多领域。该系统架构也为视频监控系统的发展提供了一种新思路。关键词：ARM；WinCE；S3C2440；嵌入式；网络视频监控
上传时间： 2013-04-24
上传用户：sardinescn
随着人们安防意识的增强，视频监控系统应用越来广泛，许多公共场所，如学校、工厂、政府、银行都设有视频监控系统。网络技术、图像处理技术及嵌入式技术的快速发展，使得视频监控系统技术有了很大的进步，功能也越来越丰富，单纯的视频画面的监控已经不能满足人们的要求。兼容丰富的通信协议、强大的系统控制管理功能和智能化的监测能力的视频监控系统就成了当今视频监控系统的研究开发的热点。 现在流行的视频监控的构架大致分为两类，一种基于数字信号处理器，一种基于通用微处理器。数字信号处理器擅长复杂的计算、音视频处理，而通用微处理器适用于系统控制、管理。两种方案可以满足简单的视频监控的要求，各自功能也相对单一。如果把两种方案结合在一起，必定可以达到易于扩展多种功能的满意的效果。 本文分析了现有的数字视频监控系统的几种方案，为了满足视频监控系统功能越来越丰富全面的要求，设计了一款基于ARM和DSP的双处理器的视频监控平台，该平台易于进行功能的扩展和升级。系统采用三星公司的S3C2410 ARM9处理器和TI公司的TMS320DM642数字信号处理器，ARM负责视频的传输和外围控制，DSP负责视频的采集和压缩。本文主要着眼于平台的软件方面。硬件电路方面，主要介绍了视频采集电路和ARM与DSP的通信电路。软件方面，搭建了ARM嵌入式Linux操作系统平台，开发了主机口(HPI)驱动程序，以及基于实时传输协议RTP的服务器端和客户端程序。DSP部分，基于DSP/BIOS实时操作系统和RF5参考框架，开发了多任务的上层应用程序。移植并优化了MPEG-4编码器，依据DSP/BIOS的类/微驱动开发模型，开发了SAA7111视频编码器的驱动程序。 经过实验测试，ARM端搭建的嵌入式Linux软件平台运行良好。DSP端视频采集效率基本达到了25帧/秒的采集要求，经过优化的MPEG-4编码器对CIF格式的图像的压缩编码率为13帧/秒，视频服务器可满足视频传输的实时性需要。该设计的基于ARM和DSP双处理器架构视频监控平台在视频监控领域将会有很好的应用前景。关键词：视频监控；嵌入式系统；Linux；驱动程序；视频压缩
上传时间： 2013-04-24
上传用户：zmy123
随着网络、通信和微电子技术的快速发展和人民物质生活水平的提高，视频监控系统以其直观、方便和信息内容丰富的特点而被广泛的应用。本文利用ARM+DSP的双核结构，对基于ARM+DSP嵌入式的视频监控系统进行了设计和研究。 本系统大致分成两部分-DSP图像采集处理部分和ARM实时控制应用部分两部分。子系统分别选用TMS320DM642和AT91RM9200作为两部分的主控芯片，利用它们各自的优势在系统中发挥不同的功能。 DSP的图像采集处理部分通过CCD摄像头对特定的区域采集视频图像，并由视频解码芯片进行视频解码处理。处理后的数字视频信号放入DSP内通过视频运动检测算法进行图像处理，以掌握是否有异常的情况发生。如果有异常情况发生，则立刻由DSP向ARM实时控制应用部分施加中断信号，并将识别处理后的结果全部发送过去。 ARM的实时控制应用部分实现对DSP图像采集处理部分的实时控制，实现支持Linux平台的硬件架构，实现网口、串口和USB等接口用于数据传输，实现图像的显示和友好的人机界而等等。ARM实时控制应用部分本身不参与图像识别和处理相关的算法实现，而只是配合DSP将图像处理的结果显示出来，并在恰当的时机触发外部控制器实现一定的对外控制功能。 基于ARM+DSP架构的视频监控系统的设计思想与实现原理，本系统分为控制模块和视频处理模块，二者独立开发和调试，通过HPI并行方式连接，提高了软硬件任务的模块化程度，增加了系统的稳定性、可靠性和灵活性，符合嵌入式视频监控的功能要求，可以面对日益复杂的视频应用。本文还介绍了基于AT91RM9200处理器子系统开发板的底层BootLoader程序的开发和对Linux操作系统移植的过程。最后论文在设计并实现的基础上对系统的改进提出了一些新的方法和建议。
上传时间： 2013-06-19
上传用户：金宜
随着现代电子信息技术和我国汽车制造业的强劲增长，汽车已不再是简单的交通工具，而是成为现代科技的载体。汽车的快速增长虽然使我们的出门更加便利，但同时也带来了诸多社会问题。如：交通事故率上升、交通事故判别和车辆的规范化管理难度加大等。论文针对以上问题提出了使用视频记录的解决方法。 论文设计了一种基于ARM的嵌入式数字视频记录系统。该系统能够将安装在汽车中的摄像头拍摄到的汽车前视景和仪表显示画面进行压缩并以文件的形式存储，事后通过回放系统将记录的文件进行播放，可以以此来规范车辆管理、判断交通事故原因和保障乘客安全。系统采用嵌入式技术并选用32位的ARM微控制器，使用先进的视频解码、编码芯片，成功实现对实时视频的采集、压缩及储存记录。介绍目前数字视频技术的发展及应用状况、阐述视频记录系统所涉及的视频压缩和嵌入式系统设计基本理论，提出视频记录系统的设计方案。重点对基于ARM的嵌入式数字视频记录系统的系统硬件、软件设计做了详细的论述。硬件部分以ARM芯片LPC2210为核心控制器，以SAA7113H和Z1510为视频压缩核心硬件，完成ARM最小系统、视频图像信号的解码和编码压缩电路、IDE储存接口等电路设计；软件部分采用稳定可靠的μC/OS-Ⅱ嵌入式实时操作系统，实现μC/OS-Ⅱ在LPC2210上的移植，完成系统的硬件初始化和IDE驱动的编写调试，使整个系统的各个部分能够协调的工作。 试验表明，基于ARM的嵌入式数字视频记录系统能够实现对数字视频信号的长时间实时采集、压缩记录。压缩后的数据符合MPEG-1标准。
上传时间： 2013-07-07
上传用户：万有引力
