人脸检测和定位是在图像中进行人脸检测,以及确定图像中人脸的位置、大小、个数等信息,最初作为自动人脸识别系统的定位环节被提出,近年来由于其在安全访问、智能监测、虚拟现实、基于内容的检索和新一代人机界面等领域的应用需求,作为一个独立的课题也备受研究者的重视。 论文针对人脸检测定位和识别技术在智能视频监控系统的特殊应用,进行人脸检测和定位算法研究,并将这些算法通过DSP进行实现。论文工作如下： 1.本文针对人脸检测和定位问题,提出了基于YUV色彩空间的肤色检测的改进算法,通过在YUV空间对人脸肤色的聚类分析,建立了YUV肤色模型。仿真结果表明,该模型可以有效地检测到图像中的肤色区域,为人脸的粗定位奠定了基础。 2.针对图像中肤色不一定是人脸的问题,在人脸检测时,利用肤色确定候选区域,再利用一些规则对人脸候选区域进行判别或合并。针对图像只中存在一个人脸的情况,采用改进的坐标轴投影方法进行单个人脸的检测定位；针对图像中存在多个人脸的情况,利用改进的区域标定算法进行多个人脸的检测定位,使得算法能够完成单人脸检测和多人脸的检测定位,仿真结果表明了算法的有效性。 3.论文提出了通过DSP图像处理系统实现以上算法的过程,首先在MATLAB环境研究算法,然后进行算法的DSP移植,采用了有利于DSP处理的图像存储格式和算法结构,改善了算法的实时性。实际测试结果表明了算法在DSP上实现的正确性和可行性。 基于DSP的人脸检测和定位算法的实现,对监控系统的智能化发展具有重要的实际意义。
上传时间： 2013-05-22
上传用户：sunzhp
对于H.264视频编码系统，虽然单纯用软件也可以实现整个编码过程，但是由于整个编码系统的算法复杂度很高，里面又有大量的数学运算，使得软件的计算能力差、速度慢，容易造成总线拥挤，所以单纯地依靠软件无法实现视频编码的要求。为了缩短整个编码的时间，提高编码系统的工作效率，有必要将软件中耗费时间和资源较多的模块用硬件来实现。本文正是基于上述的想法，通过使用FPGA丰富的内部资源来实现H.264的编码。本系统流程是首先使用视频解码芯片SAA7113将从摄像头传输过来的PAL制式数据转换为ITU656格式的数字视频数据，然后由FPGA读取并进行预测、变换和编码，最后将编码生成的码流通过USB接口发送到PC端进行解码和显示。
上传时间： 2013-06-30
上传用户：hehuaiyu
随着半导体技术的发展和信息技术以及数字化产品的普及，嵌入式系统已被应用到网络、手持通信设备、仪器仪表、国防军事以及自动化控制等各个领域。而结合视频监控的嵌入式应用系统更是应用的热点。正是顺应这一趋势，作者展开了对远程视频监控相关技术的研究，设计了基于嵌入式平台的远程视频监控系统。系统以友善之臂公司的friendly arm作为硬件平台、嵌入式linux作为软件平台、以传统的以太网来实现高速的视频数据传输实现远程视频监视、以GPRS作为扩展模块来实现远距离的用户手机报警提示。该系统主要设计应用于无人值守的家用现场环境。 论文详细的论述了基于ARM9的S3C2410A作为系统硬件平台、扩展外围的GPRS模块、视频数据采集模块和触摸屏显示模块的嵌入式应用系统。还详细的论述了在该平台上配置交叉开发环境和移植bootloader的过程，裁剪和配置嵌入式linux系统的过程。同时按照系统方案设计了视频数据采集应用软件，基于TCP/IP的以太网视频数据传输应用软件，以及基于GPRS的串口数据发送软件。系统根据现场采集的视频数据做相应的处理，启用GPRS发送警示短信息；同时用户可以根据现有接入以太网的计算机来调阅现场的视频数据信息。 最后将该监控系统应用于普通的家用环境，结果通过对现场采集的视频数据和发送的警示短信息表明该系统能够满足于同常的无人值守的家用环境。同时总结了存在的问题以及今后需要改进的方向：首先，该系统有良好的扩展性能，通过相应的总线和接口扩展可以实现智能家用电器控制系统；其次，该系统有一定的商业和社会价值。当然系统也有不足的地方，软件设计处于测试阶段，有很多需要完善的地方。最后，通过研究和实验表明：基于ARM/GPRS的远程家用监控系统具备了实时监控和即时报警功能，可以应用于实际家用监控场合。
上传时间： 2013-04-24
上传用户：matlab
本文介绍了目前高清数字电视视频处理系统的核心器件视频处理器（Video Processor） 中所采用的主要画质增强技术，并对这些技术进行了简要的分析
标签： 画质
上传时间： 2013-05-28
上传用户：15510133306
数字通信系统中，在实际信道上传输数字信号时，由于信道传输特性不理想及噪声的影响，接收端所收到的数字信号不可避免地会发生错误。为了减小误码率，提高接收质量，必须采用差错控制编码。对于数字视频通信系统这类高码率，高要求的系统，为了提供优良的图象质量，采用差错控制编码尤为重要。 本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的，提出了纠错编码结合交织技术的实现方案，即RS(204，188，8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利，在编码后可以保持传输流的帧结构和同步字节不改变，使接收端的同步捕获和同步跟踪成为可能。 本文首先简要介绍了差错控制技术，DVB-T系统，以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理，并提出了三类技术的硬件实现方案。其中，重点论述了RS码解码的硬件实现。将RS码解码分为四个模块：伴随式计算，BM迭代，钱搜索和错误值计算，分别讲述每个模块的电路设计方案并给出仿真结果。最后，将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中，按系统需要，加入了接口电路和速率控制的设计。
上传时间： 2013-04-24
上传用户：gcs333
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
网络视频电话系统 这个软件非常经典，这里再次把他放上来是由于我这里编译和测试都通过，代码运行正常，非常难得。-Network video phone system software is v
标签： nettalk
上传时间： 2013-04-24
上传用户：huyiming139
随着通信技术和计算机技术的发展，多媒体的应用与服务越来越广泛，视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法，因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂，由于对视频编码的实时性要求，因此运动估计模块一般都采用硬件来设计。 本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法——二步搜索算法。全文首先讨论了块匹配运动估计理论及其主要技术指标，介绍了运动估计技术在MPEG-4中的应用，然后在对典型的运动估计算法进行分析比较的基础上讨论了一种性能和硬件实现难易度综合指数较高的二步搜索算法。本文对已有的用于全搜索算法实现的VLSI结构进行了改进，设计了符合二步搜索算法要求的FPGA实现结构，并在对其理论分析之后，对实现该算法的运动估计模块进行了功能模块的划分，并运用VerilogHDL硬件描述语言、ISE及Modelsim开发工具在Spartan-IIEXC2S300eFPGA芯片上完成了对各功能模块的设计、实现与时序仿真。最后，对整个运动估计模块进行了仿真测试，给出了其在FPGA上搭建实现后的时序仿真波形图与占用硬件资源情况，通过对时序仿真结果可知本文设计的各功能模块工作正常，并且能够协同工作，整个运动估计模块能够正确的实现二步搜索运动估计算法，并输出正确的运动估计结果；通过对占用硬件资源及时钟频率情况的分析验证了本文设计的二步搜索运动估计算法的FPGA实现结构具备先进性和实时可实现性。
上传时间： 2013-05-27
上传用户：wpt
在视频传输系统中，最大障碍是视频数据的大数据量传输。故压缩就显得尤为必要。MJPEG是以25帧每秒传输的JPEG图像。本文根据JPEG基本压缩模式，通过前端图像采集芯片输出标准的4：2：2格式的图像流，在XILINX公司的SPARTAN IIE芯片下压缩，获得了良好效果，压缩比达到10：1。中间的各个环节同MATLAB下同等压缩相比，除了精度上有点差别外，基本一致。同专用芯片相比，比专用芯片灵活得多，FPGA内部全部是可编程，烧写不同的程序便可实现不同的压缩。同DSP相比，压缩时间极大的提高，同周霖的“基于DSP技术的静态图像压缩编码”一文中编码所需的时间进行比较(DCT变换消耗4224个指令，量化Z排序耗960指令，huffman编码至少耗1400指令)，假设令其采用6000系列DSP，指令周期为6ns，运算速度为1336MIPS。压缩一个8*8DCT块，采用高档的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA内部自带的DLL将时钟倍频到54M，则只需要3us．本设计同传统的压缩实现方式相比，在速度和灵活性上有了极大的提高。
上传时间： 2013-04-24
上传用户：TI初学者
随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 本文详细介绍了一种实时监控图像处理系统的设计方案，实现了具有前端视频采集系统、图像预处理功能系统、图像显示系统。该系统采用Altera公司的FPGA芯片作为中央处理器，由视频采集模块、异步FIFO模块、视频解码模块、I
上传时间： 2013-06-20
上传用户：wc412467303
