虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

虚拟信号发生器

  • 在MAX-PLUS下设计的函数消耗发生器

    在MAX-PLUS下设计的函数消耗发生器,波形有正弦波、方波、三角拨、锯齿波(用键盘选择),信号频率可调(用键盘调节)

    标签: MAX-PLUS 函数 发生器

    上传时间: 2015-04-06

    上传用户:royzhangsz

  • 基于DOS SVGA图形界面的JJY/WWVB/DCF/MSF广播时间码发生器

    基于DOS SVGA图形界面的JJY/WWVB/DCF/MSF广播时间码发生器,码信号输出端口:PC串口。

    标签: SVGA WWVB DOS DCF

    上传时间: 2013-12-21

    上传用户:开怀常笑

  • Proteus 6.9sp4版,虚拟单片机超级仿真软件,分析模拟电路、数字电路及模数混合电路

    Proteus 6.9sp4版,虚拟单片机超级仿真软件,分析模拟电路、数字电路及模数混合电路,包括模拟与数字激励信号的编辑、各种分析

    标签: Proteus 6.9 sp 虚拟

    上传时间: 2015-07-26

    上传用户:wyc199288

  • 基于HMS7202的波形发生器源程序

    基于HMS7202的波形发生器源程序,采用ADS8237芯片,能够产生100MHz以内的任意波形信号

    标签: 7202 HMS 波形发生器 源程序

    上传时间: 2014-01-14

    上传用户:haoxiyizhong

  • 信号分析与处理的基本原理

    信号分析与处理的基本原理,并且介绍了虚拟测试系统及其中的信号处理模块

    标签: 信号分析

    上传时间: 2014-12-01

    上传用户:yy541071797

  • 鉴于传统波形发生器的不足

    鉴于传统波形发生器的不足,采用数字合成技术构成任意波形发生器,此波形发生器可以产生任意波形的周期信号,能灵活控制信号的频率幅值,相位,并在很宽的范围内快速切换频率,具有高分辨输出,运用DDS技术构建频率信号源,可获得连续精确调整的信号频率,幅值相位控制方便,存储容量大;AWG占微机系统资源少,通用性好,具有较强的移植性和很高的性能价格比。 研究的内容是利用数字频率合成技术构成任意波形发生器,且通过RS232串行接口传到PC,供PC机管理。

    标签: 波形发生器

    上传时间: 2013-12-29

    上传用户:lo25643

  • 虚拟仪器代表着目前测试仪器领域的发展方向

    虚拟仪器代表着目前测试仪器领域的发展方向,LabⅥEw语言是一种功能强大的仪器开发平台。对淹没在噪声中声发射信号的有效提取(去噪)是声发射信号处理技术的第一步,也是声发射信号处理的关键所在。本文介绍了基于小波变换的阈值去噪方法。在LabⅥEw平台上,通过仿真试验,对声发射信号的几种阈值法的去噪结果进行比较,选出一种适合声发射信号去噪的阈值准则。

    标签: 虚拟仪器 测试仪器 发展 方向

    上传时间: 2013-12-17

    上传用户:李梦晗

  • 虚拟示波器

    虚拟示波器,三角波,正弦及方波,也可以显示总线上的挂载的A/D转换器的采样信号。

    标签: 虚拟示波器

    上传时间: 2014-08-23

    上传用户:wangdean1101

  • EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位

    EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位,确定rxd 输入由1 到0,逻辑0 要8 个CLK16 时钟周期,才是正常的起始位,然后在每隔16 个CLK16 时钟周期采样接收数据,移位输入接收移位寄存器rsr,最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率,而是波特率时钟频率的16 倍,目的是为在接收时进行精确地采样,以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。

    标签: UART EDA CLK 实验

    上传时间: 2014-01-25

    上传用户:xsnjzljj

  • 伪随机码发生器的VHDL实现 随着通信理论的发展

    伪随机码发生器的VHDL实现 随着通信理论的发展,早在20世纪40年代,香农就曾指出,在某些情况下,为了实现最有效的通信,应采用具有白噪声的统计特性的信号。另外,为了实现高可靠的保密通信,也希望利用随机噪声。然而,利用随机噪声最大困难是它难以重复产生和处理。直到60年代,伪随机噪声的出现才使这一难题得到解决

    标签: VHDL 伪随机码 发生器 发展

    上传时间: 2013-11-30

    上传用户:WMC_geophy