虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

芯科

芯科,是国内PCB抄板/芯片解密行业的鼻祖和亚洲最大的反向技术研发中心。
  • AVR单片机C语言开发入门指导

    ·作者:沈文 詹卫前 出版社: 清华大学出版社图书简介:本书介绍了ICC AVR编译器使用C语言的有关知识,也穿插介绍ICC AVR与常用的其他C编译器使用C语言的一些异同点,并简单介绍ICC AVR的集成环境和ICC AVR 6.26C能支持的库函数。本书重点放在如何利用C语言来操作AVR单片机的硬件资源,以及如何编写一些实用的程序段,最后再通过一些简单的应用实例来说明如何使用C语言一开发AVR芯

    标签: AVR 单片机 C语言

    上传时间: 2013-04-24

    上传用户:klds

  • 桑塔纳汽车电路图

    桑塔纳汽车电路图,20页详细教科说明,经典!

    标签: 桑塔纳 汽车电路图

    上传时间: 2013-07-15

    上传用户:标点符号

  • 《语音处理与识别》

    ·语音处理与识别是利用计算机对语音信号进行分奸和综和,实现对人类语音的自动理解和处理的一门学科.本书共八章,即语音信号数字处理基础、语音信号时域处理方法、语音波形数字编码、短时博里叶分析、语音信号同态处理及线性预测编码、语音识别方法与系统等。本书可作通信工程、无线电技术和计算机应用科字等专业的本科生、研究生以及科技人员参考。

    标签: 语音处理 识别

    上传时间: 2013-08-04

    上传用户:Divine

  • picc9.8编译器

    PIC单片机里C编译器最高版本,不过要和微芯公司的汇编器一起使用哦!

    标签: picc 9.8 编译器

    上传时间: 2013-08-02

    上传用户:黄华强

  • Matlab 马尔科夫计算工具包

    用matlab编写的 Hidden Markov Modelling 工具包 应用便捷 在国外网站找到的 还不错

    标签: Matlab 计算 工具包

    上传时间: 2013-07-26

    上传用户:ywqaxiwang

  • 嵌入式linux usb wifi移植手册(原创)

    ■ 硬件平台:realARM 6410 ■ 操作系统:fedora kernel 2.6.33.3-85.fc13.i686.PAE ■ 交叉编译器:arm-none-linux-gnueabi gcc version 4.3.2 ■ WIFI模组:磊科NW336 芯片 realtek 8188cus 介绍在嵌入式linux方面如何移植usb wifi相关

    标签: linux wifi usb 嵌入式

    上传时间: 2013-07-14

    上传用户:lishuoshi1996

  • 基于FPGA 的出租车计价器系统设计

    摘要: 本文介绍了基于FPGA 的出租车计价器系统的功能、设计思想和实现, 该设计采用模块化自上而下的层次化设计,顶\r\n层设计有5 个模块,各模块中子模块采用VHDL 或图形法设计。在Max+plusⅡ下实现编译、仿真等,最后成功下载到FPGA 芯\r\n片中。完成了可预置自动计费、自动计程、计时、空车显示等多功能计价器。由于FPGA 具有高密度、可编程及有强大的软件\r\n支持等特点,所以该设计具有功能强、灵活和可靠性高等特点,具有一定的实用价值。

    标签: FPGA 出租车计价器 系统设计

    上传时间: 2013-08-09

    上传用户:Zxcvbnm

  • [数字信号处理及应用].王华奎.文字版

    内容简介 本书以数字信号处理基础内容为主,同时也介绍了有关数字信号处理实现与应用。书中 以主要篇幅讨论了离散时间信号与系统的基本概念,离散傅里叶变换及其快速算法,数字滤 波器的结构与各种设计方法。这是数字信号处理中的经典内容,也是进一步学习和掌握更多 信号处理理论的基础。为便于数字信号处理系统的设计与开发,书中介绍了数字信号处理芯 片的原理及其开发工具以及应用实例。 本书概念清晰,说明详细,深入浅出,易于理解,具有丰富的例题和习题,便于自学。 本书可作为高等院校理工科类相关专业本科生教材,也可作为有关工程技术人员的自学 参考书。

    标签: 数字信号处理

    上传时间: 2013-10-24

    上传用户:chaisz

  • 如何计算具有狭窄气隙的圆形转子电机中的绕组感应

    本文的目的在于,介绍如何计算具有狭窄气隙的圆形转子电机中的绕组感应。我们仅处理理想化的气隙磁场,不考虑槽、外部周边或倾斜电抗。但我们将考察绕组磁动势(MMF)的空间谐频。 在图1中,给出了12槽定子的轴截面示意图。实际上,所显示的是薄钢片的形状,或用于构成磁路的层片。铁芯由薄片构成,以控制涡流电流损耗。厚度将根据工作频率而变,在60Hz的电机中(大体积电机,工业用)层片的厚度典型为.014”(.355毫米)。它们堆叠在一起,以构成具有恰当长度的磁路。绕组位于该结构的槽内。 在图1中,给出了带有齿结构的梯形槽,在大部分长度方向上具有近乎均匀的截面,靠近气隙处较宽。齿端与相对狭窄的槽凹陷区域结合在一起,通过改善气隙场的均匀性、增加气隙磁导、将绕组保持在槽中,有助于控制很多电机转子中的寄生损耗。请注意,对于具有名为“形式缠绕”线圈的大型电机,它具有直边矩形槽,以及非均匀截面齿。下面的介绍针对两类电机。

    标签: 如何计算 转子 电机 绕组

    上传时间: 2013-10-13

    上传用户:我干你啊

  • 时钟分相技术应用

    摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79  文献标识码:A   文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。

    标签: 时钟 分相 技术应用

    上传时间: 2013-12-17

    上传用户:xg262122