芯片验证技术资料下载-14950个芯片验证资源-虫虫下载站

MDIO接口逻辑设计及其FPGA验证.rar

随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广...

📅 2013-06-20 👤 lishuoshi1996

MDIO FPGA 接口

基于FPGA组的ASIC逻辑验证技术研究

随着ASIC设计规模的增长，功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求，基于FPGA组的原型验证方法能有效缩短系统的开发周期，可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长，单芯片已无法容纳整个设计，所以常常需要对...

📅 2013-06-12 👤 极客

FPGA ASIC 逻辑验证技术

10100M以太网芯片的I2C接口模块的FPGA设计

该文结合"10M/100M以太网交换芯片的设计"课题,介绍了以太网技术发展的概况和IP CORE、SoC的设计方法,阐述了以太网交换原理及关键技术,研究了CSMA/CD协议、交换机、VLAN的原理和数据流优先技术及流量控制,在此基础上完成了10M/100M以太网交换芯片的主要模块的设计方案和实现框图...

📅 2013-07-18 👤 jichenxi0730

10100M FPGA I2C 以太网

MDIO接口逻辑设计及其FPGA验证

随着集成电路技术的飞速发展，芯片的规模越来越大，集成度越来越高，工作频率越来越快，但是芯片的设计能力却面临巨大的挑战。而IP核的重用则是解决当今芯片设计所面临问题的最有效的解决方法。 MDIO接口模块为以太网接口芯片中MAC层对PHY器件的控制管理接口。随着以太网技术的快速发展以及MAC应用越来越广...

📅 2013-07-20 👤 nanfeicui

MDIO FPGA 接口逻辑设计

百万门级专用集成电路的FPGA验证

随着设计规模的不断增加，芯片的平均设计门数已经超越百万级，验证已经成为设计流程中的主要瓶颈。目前，基于FPGA的硬件验证凭借其速度快、易修改的特性越来越受到验证工程师的青睐。本文正是基于FPGA验证的思想，以一款光同步传输网(SDH)芯片的验证为例，展开了全面的论述。通过对验证理论以及FPGA性能...

📅 2013-05-17 👤 宋桃子

FPGA 门级专用集成电路

📚 芯片验证技术资料

🔥 芯片验证热门资料

MDIO接口逻辑设计及其FPGA验证.rar

基于FPGA组的ASIC逻辑验证技术研究

10100M以太网芯片的I2C接口模块的FPGA设计

MDIO接口逻辑设计及其FPGA验证

百万门级专用集成电路的FPGA验证

💻 芯片验证源代码