借助AD9981，利用一种双芯片“乒乓”配置可以实现超过110 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9981设计有多种实现方式。本应用笔记旨在让用户了解在实现这种配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。
上传时间： 2013-10-11
上传用户：shinesyh
借助AD9884A，利用一种双芯片“乒乓”配置可以实现超过140 MHz的像素时钟速率。双芯片解决方案与交替像素采样解决方案的不同之处在于，前者可以维持全速刷新率。双通道AD9884A设计有多种实现方式。本应用笔记旨在让用户了解在实现这种乒乓配置时需要考虑的因素。相关变量包括布局和路由限制、时钟选择、图形控制要求和最高速率要求等。
上传时间： 2013-10-28
上传用户：448949
本文介绍了使用两块555芯片和一块324芯片设计一个电容测试仪的实际电路，实现了将电容容值通过数字电压表的直流档直接读出来的功能。并在文后给出了实验数据。
上传时间： 2013-11-11
上传用户：时代将军
74系列数字芯片相关资料
上传时间： 2013-10-24
上传用户：1406054127
555芯片用于组成单稳态触发器、施密特触发器以及多谐振荡器。
上传时间： 2013-10-19
上传用户：fredguo
74系列芯片功能大全
上传时间： 2013-12-21
上传用户：xa_lgy
秒表课程设计，非单片机的，基于74芯片的
上传时间： 2013-11-23
上传用户：whenfly
为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的电原理图设计和版图设计，整体电路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工艺的工艺库（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工艺完成版图设计，并在一款多功能数字芯片上使用，版图面积为1 mm×1 mm，并参与MPW（多项目晶圆）计划流片，流片测试结果表明，在输出负载很大时，本设计能提供足够的驱动电流，同时延迟时间短、并占用版图面积小。
上传时间： 2013-10-09
上传用户：小鹏
74系列芯片总汇
上传时间： 2013-11-03
上传用户：blacklee
支持IEEE1149.4标准的芯片资料
上传时间： 2013-11-11
上传用户：dianxin61
