虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

芯片设计

芯片设计》是2009年11月1日上海科学技术出版社出版的图书,作者是(德)B.科尔特,(德)J.菲根。
  • 智能门锁控制系统的设计与开发

    近年来,随着智能家居趋热,门锁作为智能家居的重要组成部分,对保护家居财产安全具有重要作用。其安全性和便捷性受到人们普遍关心。调查显示,虽然智能门锁在高档小区、酒店的应用越来越广泛,但在普通用户中,智能锁市场占有率较低。这是由于市场上的智能锁价格偏高,人们对智能锁的认识不够全面所造成的。因此,本文基于STM32F1系列芯片设计了一种操作简单、安全可靠、价格低廉的智能门锁控制系统。该系统由门锁终端、无线数据传输模块和远程服务平台三部分组成,硬件电路设计完成后,对系统功能需求进行分析,画出功能模块的详细流程图、完成软件代码的编写,并调试和测试系统功能。系统主要完成的内容如下:  (1)智能门锁终端设计,以STM32F103ZET6单片机为核心,外接指纹模块、RFID读卡器模块、触摸键盘模块、蓝牙模块、OLED显示模块、存储模块等,配合外围电路,实现指纹、密码、卡片和蓝牙开锁功能,通过OLED显示系统菜单和用户操作信息,将用户开锁信息保存在EEPROM中,方便本地查看和管理。当用户使用未授权的方式开锁次数达到3次,终端会通过无线模块向绑定用户手机发送预警信息并锁定系统3分钟,使其无法操作。  (2)在无线数据传输方面,本系统采用ATK-SIM800C模块,通过模块和服务器之间建立TCP连接,主控制发送AT指令配置模块的参数和实现数据发送功能。  (3)远程服务平台,远程服务平台包括服务器、MySQL数据库和JSP页面三个部分。使用MVC框架进行java web的开发,用户可以远程登陆服务器,通过web页面查看家中开锁记录信息,及时了解家人的出入情况。  测试结果表明,该系统功能模块运行正常,OLED屏能正常显示、用户可以使用4种方式进行开锁,用户可以通过web页面查看到用户开锁记录信息。本文设计的智能门锁控制系统可以作为智能家居的一部分,可以应用在普通家庭用户或办公场所中。

    标签: 智能门锁控制系统

    上传时间: 2022-05-29

    上传用户:

  • 全自动生化分析仪控制部分的设计

    生化分析仪是目前各级医院、防疫站必备的临床诊断仪器之一,它能够检测出人体体液中某些生化指标的含量,为医生对病人病情的判断、治疗提供依据,还可以对病人愈后的健康状态进行跟踪检查。全自动生化分析仪是随着现代科学技术的进步而发展起来的,它集加样、加试剂、混合、去干扰物、保温、检测、计算等一体,克服了传统检测方法速度慢、精度低等缺点,越来越受到各级医院的欢迎。    本论文在查阅了大量中英文资料的基础上,首先介绍了全自动生化分析仪的背景、意义以及发展现状,指出了设计全自动生化分析仪的必要性,然后结合国内外同类产品的设计介绍了其工作原理。    在生化分析仪工作原理的基础上,本论文结合单片机技术和TWI、CAN通讯技术,设计了全自动生化分析仪的控制部分,该部分按照功能分为:加样、加试剂1、加试剂2、搅拌和清洗五个模块,各个模块内部又分两层进行设计:执行层以ATMEL公司的Atmega48单片机为主控芯片,控制层则以Atmega64单片机为核心。论文给出了详细的电路原理图、PCB图,并编写了全部程序,实现了控制部分预定的功能。以ATmega48为主控芯片,电机控制器L297和双桥驱动器L298为驱动芯片设计了电机驱动模块,给出了详细的电路原理图以及PCB图,编写了驱动模块的程序,实现了预定的功能。以ATmega48为主控芯片,设计了基于电容分压原理的样品针液位感知和撞针保护电路,给出了详细的电路原理图以及PCB图,实现了预定的功能。详细叙述了加样模块、搅拌模块和清洗模块三个模块控制层的程序流程以及CAN和TWI通讯的程序,经过调试证明所有程序运行正常。最后介绍了仪器调试的过程及方法,指出了设计中需要改进的地方。经过调试,仪器实现了预期的功能,验证了软硬件设计的合理性。

    标签: 全自动生化分析仪

    上传时间: 2022-06-08

    上传用户:

  • 基于FM17550的RFID读卡器的设计与实现

    射频识别(即RFID,Radio Frequency Identification)技术是一种利用无线射频信号进行自动识别并进行信息传输的技术。随着社会的进步和科技的发展,它已经广泛应用于公安、金融、交通、医疗等社会生活的各个方面。伴随着各种射频卡应用的越来越普及,与之相关的射频卡读卡器也取得了飞速的发展,越来越多的公司、科研机构纷纷投入到智能射频卡读卡器以及相关应用系统的研究和开发当中。  目前我国流行最广泛的非接IC卡基本都是基于ISO/IEC14443协议的Mifare卡、TYPEA CPU卡、TYPEB CPU卡等,伴随着这些卡的应用,相应读卡器也有很多种,这些读卡器所采用的核心设计都是利用微处理器控制相应射频处理芯片来实现。目前国际上射频处理芯片设计基本被恩智浦(NXP,Philips前身)、德州仪器(TI)等几大半导体公司所控制,其高昂的费用不但影响了RFID技术在诸多领域的大面积推广,也造成了大量外汇流失。  为响应国家关于半导体产业国产化的号召,加快国产射频芯片在RFID领域的推广应用,本文结合RFID技术以及嵌入式系统设计要求,采用上海复旦徼电子集团股份有限公司设计的FM17550射频芯片结合意法半导体公司的CortexM0核的单片机设计了一款支持Mifare卡、TYPEA CPU卡、TYPEB CPU卡以及NFC功能的通用读卡器。本设计最大的特点在于支持多类型射频卡片且成本低廉。  本文首先阐述了射频识别技术的研究应用现状及相关的智能射频卡应用的相关标准,接着从硬件方面介绍该射频读卡器所包含的主要模块的相关设计,然后讲述了射频读卡器在天线调试过程中的一些方法,软件方面主要讲述该读卡器各种射频卡片的功能实现以及在不同行业应用当中带来的积极的社会和经济价值。

    标签: fm17550 rfid 读卡器

    上传时间: 2022-06-09

    上传用户:XuVshu

  • 数字电路设计与Verilog HDL

    本书首先概述了数字集成电路发展的历史与未来,指出了硬件描述语言 ( HDL) 在设计数字电路中所起的作用,并系统概要地讲解了Verilog HDL的语法要点。在此基础上,本书以 Verilog HDL为工具,介绍了几种描述电路的方法与技巧, 列举了几个典型电路的描述实例, 然后用80C51单片机、硬盘控制器和PCI总线控制器接口等子系统的设计实例分别讲解了自顶向下的层次化设计方法、同步与异步数据流的控制以及Master/Slave 状态机在总线控制等方面的设寸技巧。文中还对Verilog建模与调试、BJST电路的原理与 Verilog实现做了详细论述, 并提供了具体例子.最后以一个真实ASIC 例子的简单介绍作为全书的结尾。本书是Verilog HDL用于数字电路设计的中高级读本,可作为大专院校计算机、微电子学和半导体专业高年级本科生和研究生的教材.也可作为数字集成电路芯片设计人员的参考书。

    标签: 数字电路设计 verilog hdl

    上传时间: 2022-07-11

    上传用户:

  • 比较高端的电脑主板成熟的参考设计图纸

    这个是 intel 平台里面 比较高端的电脑芯片设计图纸

    标签: 电脑主板

    上传时间: 2022-07-18

    上传用户:qingfengchizhu

  • multisim多功能函数信号发生器的设计与仿真

    [摘要]本论文主要论述了基于Multisim多功能函数信号发生器的设计与仿真。函数信号发生器是一种广泛应用于工业生产、产品开发、科学研究等领域中比较常见的信号源。函数信号发生器的设计方法有很多,可以由专门的集成芯片设计产生,也可以由分立元件设计产生,本文主要采用模拟电路分立元件的方法进行设计。首先,在RC文氏电桥正弦波振荡电路的基础上设计出频率可调的正弦波振荡电路。其次,将正弦波信号连接至过零电压比较器,输出信号为方波波形。最后,利用积分电路原理,对方波信号进行积分即可产生三角波信号。输出函数信号的频率和幅度与R、C的参数有关,因此可以通过多路开关控制器来选择不同R、C的参数值,从而实现输出函数信号的频率可调和幅度可调。本文是利用Multisim仿真工具进行电子电路设计和仿真的,完成了多功能函数信号发生器的设计。[关键词]multisim;函数信号;多功能;振荡电路

    标签: multisim 函数信号发生器

    上传时间: 2022-07-21

    上传用户:

  • 1553B总线接口技术研究及FPGA实现.rar

    本论文在详细研究MIL-STD-1553B数据总线协议以及参考国外芯片设计的基础上,结合目前新兴的EDA技术和大规模可编程技术,提出了一种全新的基于FPGA的1553B总线接口芯片的设计方法。 从专用芯片实现的具体功能出发,结合自顶向下的设计思想,给出了总线接口的总体设计方案,考虑到电路的具体实现对结构进行模块细化。在介绍模拟收发器模块的电路设计后,重点介绍了基于FPGA的BC、RT、MT三种类型终端设计,最终通过工作方式选择信号以及其他控制信号将此三种终端结合起来以达到通用接口的功能。同时给出其设计逻辑框图、算法流程图、引脚说明以及部分模块的仿真结果。为了资源的合理利用,对其中相当部分模块进行复用。在设计过程中采用自顶向下、码型转换中的全数字锁相环、通用异步收发器UART等关键技术。本设计使用VHDL描述,在此基础之上采用专门的综合软件对设计进行了综合优化,在FPGA芯片EP1K100上得以实现。通过验证证明该设计能够完成BC/RT/MT三种模式的工作,能处理多种消息格式的传输,并具有较强的检错能力。 最后设计了总线接口芯片测试系统,选择TMS320LF2407作为主处理器,测试主要包括主处理器的自发自收验证,加入RS232串口调试过程提高测试数据的直观性。验证的结果表明本文提出的设计方案是合理的。

    标签: 1553B FPGA 总线接口

    上传时间: 2013-06-04

    上传用户:ayfeixiao

  • 基于FPGA的数据采集系统研究.rar

    数据采集是信号与信息系统中一个重要的组成部分,也是数字信号处理的关键环节。本论文主要介绍一种基于FPGA的数据采集系统,提出一种由高速A/D转换芯片、高性能FPGA和PCI总线接口组成的数据采集系统方案及其的硬件电路实现方法。该系统利用AD器件对信号进行放大、差分转换和模数转换,利用FPGA设计内部模块和时钟信号来进行电路控制及实现数据缓存、数据传递等功能,最后通过PCI逻辑接口把暂存在FPGA的数据传送到PC主机。FPGA作为采集系统的核心部件,完成了内部数字电路设计,使系统具有很高的可适应性、可扩展性和可调试性。 本论文从研究数据采集的理论出发,重点研究了A/D模数转换、FPGA芯片设计及PCI总结接口设计,完成了系统的各级电路硬件设计,并通过系统仿真验证了系统的可行性。

    标签: FPGA 数据采集 系统研究

    上传时间: 2013-04-24

    上传用户:小杨高1

  • 基于FPGA的LDPC码的实现.rar

    低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码,其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低,没有错误平层,码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前,LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域,因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上,首先研究了LDPC码的随机构造方法,并给出了有效的PEG算法实现方法,重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较,讨论了一种适合硬件实现的译码算法-TDMP算法,并对易于硬件实现的TDMP算法进行了性能仿真,仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096,2048)非规则LDPC码译码器,内部用了4个单校验码译码器并行译1帧数据,3帧同时译码,作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。

    标签: FPGA LDPC

    上传时间: 2013-05-23

    上传用户:fujun35303

  • 基于USB的FPGA实验系统开发

      USB(UniversalSerialBus,通用串行总线)作为一种新兴的计算机外设总线标准,由于它有使用方便、真正的热插拔、高性能和系统造价低廉等优点,其迅速得到了大规模的应用。同时,随着电子技术的不断发展与进步,基于EDA技术的芯片设计正在成为电子系统设计的主流。  本文首先简述了USB协议;然后给出了基于USB、FPGA和51单片机通用的数字信号处理实验平台方案;接着详细讨论了串行AD、串行DA与FPGA,存储器与FPGA,51与FPGA,PDIUSBD12与51等硬件模块的设计;并对相应模块分别进行基于VHDL和C51的软件设计;最后讨论了USB驱动程序和相关动态连接库的使用以及应用程序的开发。  该通用的数字信号处理实验平台不仅可以进行完成AD采集数据、DA输出、USB与PC机通信实验,也还可以进行一些复杂的数字信号处理实验,如滤波和谱分析等。

    标签: FPGA USB 实验 系统开发

    上传时间: 2013-04-24

    上传用户:wweqas