ZORAN第九代单芯片DVD方案ZR36966原理图,电路图.
上传时间： 2013-06-04
上传用户：Altman
放大器及数据转换器选择指南
上传时间： 2013-04-24
上传用户：helmos
CN3082是可以对多种电池进行充电控制的芯片，可以对单节锂电池，单节磷酸铁锂电池或两节到四节镍氢电池充电。该器件内部包括功率晶体管，应用时不需要外部的电流检测电阻和阻流二极管。CN3082只需
上传时间： 2013-04-24
上传用户：jjq719719
分,5'1Zk硬件和软件的角度介绍了智能电压数据采集装置各部分的原理、功能，给出了串行通讯的程序流程图及部分程序。经调试证明，该程序简单、可靠，具有较高的应用价值。
上传时间： 2013-07-07
上传用户：凌云御清风
介绍了用MCS51单片机与DM9008 Ethernet控制芯片进行接口，实现在Ethernet上收发数据包的具体方法。
上传时间： 2013-06-18
上传用户：hphh
HT6298A 为开关型单节或两节锂离子/锂聚合物电池充电管理芯片，非常适合于便携式设备的充电管理应用。HT6298A 集内置功率MOSFET、高精度电压和电流调节器、预充、充电状态指示和充电截止等功
上传时间： 2013-06-22
上传用户：417313137
标准集成电路数据手册cmos4000系列电路
上传时间： 2013-06-01
上传用户：amandacool
随着FPGA(FieldProgrammableGateArray)器件的应用越来越广泛且重要，FPGA的测试技术也得到了广泛重视和研究。基于FPGA可编程的特性，应用独立的测试(工厂测试)需要设计数个测试编程和测试向量来完成FPGA的测试，确保芯片在任何用户可能的编程下都可靠工作。 本论文正是针对上述问题，以XilinxXC4000E系列FPGA为主要的研究对象，在详细研究FPGA内部结构的基础上，基于“分治法”的基本思路对FPGA的测试理论和方法做了探索性研究。 研究完成了对可编程逻辑模块(ConfigrableLogicBlock)及其子模块的测试。主要基于“分治法”对CLB及其子模块进位逻辑(CLM)、查找表(LUT)的RAM工作模式等进行了测试划分，分别实现了以“一维阵列”为基础的测试配置和测试向量，以较少了测试编程次数完成了所有CLB资源的测试。 研究完成了对互连资源(ConfigrableInterconnectResource)的测试。基于普通数据总线的测试方法，针对互连资源主要由线段和NMOS开关管组成的特点及其自身的故障模型，通过手工连线实现测试配置，仅通过4次编程就实现了对其完全测试。 在测试理论研究的基础上，我们开发了能对FPGA器件进行实际测试的测试平台。基于硬件仿真器的测试平台通过高速光纤连接工作站上的EDA仿真软件，把软件语言描述的测试波形通过硬件仿真器转化为真实测试激励，测试响应再读回到仿真软件进行观察，能够灵活、快速的完成FPGA器件的配置和测试。该平台在国内首次实现了软硬件协同在线测试FPGA。在该平台支持下，我们成功完成了对各军、民用型号FPGA的测试任务。 本研究成果为国内自主研发FPGA器件提供了有力保障，具有重大科研与实践价值，成功解决了国外公司在FPGA测试技术上的垄断问题，帮助国产FPGA器件实现完全国产化。
上传时间： 2013-05-17
上传用户：wangyi39
建立在数据率转换技术之上的宽带数字侦察接收机要求能够实现高截获概率、高灵敏度、近乎实时的信号处理能力。双信号数据率转换技术是宽带数字侦察接收机关键技术之一，是解决宽带数字接收机中前端高速ADC采样的高速数据流与后端DSP处理速度之间瓶颈问题的可行方案。测频技术以及带通滤波，即宽带数字下变频技术，是实现数据率转换系统的关键技术。本文首先介绍了宽带数字侦察接收关键技术之一的数据率转换技术，着重研究了快速、高精度双信号测频算法以及实验系统硬件实现。论文主要工作如下： (1)分析了现代电子侦察环境下的信号特征，指出宽带数字接收机必须满足宽监视带宽、流水作业以及近实时的响应时间。给出了一种频率引导式的数字接收机方案，简要介绍这种接收机的关键技术——快速、高精度频率估计以及高效的数据率转换。 (2)介绍了FFT技术在测频算法中的应用，比较了FFT专用芯片及其优点和缺点，指出为了满足实时处理要求，必须选用FPGA设计FFT模块。 (3)在分析常规的插值算法基础上，提出了一种单信号的快速插值频率估计方法，只需三个FFT变换系数的实部构造频率修正项，计算量低。该方法具有精度高、测频速率快的特点。 (4)基于DFT理论和自相关理论，提出了结合FFT和自相关的双信号频率估计算法。该方法先用DFT估计其中一个信号的频率和幅度，以此频率对信号解调并对消该频率成分，最后利用自相关理论估计出另一个信号的频率。 (5)基于DFT理论和FFT技术，研究了信号平方与FFT结合的双信号频率估计算法。根据信号中两频率分量的幅度比，只需一次一维平方信号谱峰搜索，就可以得到双信号的和频与差频分量的估计值，并利用插值技术提高测频精度。该算法能够精确地估计频率间隔小的双信号频率，且容易地扩展到复信号，FPGA硬件实现容易。 (6)基于现代谱分析理论，研究了基于AR(2)模型的双信号频率估计算法。方法在利用AR(2)模型系数估计双正弦信号频率之和的同时，利用FFT快速测频算法估计其中强信号分量的频率值。算法仿真验证和性能分析表明了提出的算法能快速高精度地估计双信号频率。 (7)给出了基于频谱重心算法的雷达双信号频率估计的FPGA硬件实现架构，并进行了时序仿真。 (8)讨论了双信号带宽匹配接收系统的硬件设计方案，给出了快速测频及带宽估计模块设计。
上传时间： 2013-06-02
上传用户：youke111
自适应滤波器的硬件实现一直是自适应信号处理领域研究的热点。随着电子技术的发展，数字系统功能越来越强大，对器件的响应速度也提出更高的要求。 本文针对用通用DSP 芯片实现的自适应滤波器处理速度低和用HDL语言编写底层代码用FPGA实现的自适应滤波器开发效率低的缺点，提出了一种基于DSP Builder系统建模的设计方法。以随机2FSK信号作为研究对象，首先在matlab上编写了LMS去噪自适应滤波器的点M文件，改变自适应参数，进行了一系列的仿真，对算法迭代步长、滤波器的阶数与收敛速度和滤波精度进行了研究，得出了最佳自适应参数，即迭代步长μ=0.0057，滤波器阶数m=8，为硬件实现提供了参考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8阶2FSK信号去噪自适应滤波器的模型，结合多种EDA工具，在EPFlOKl00EQC208-1器件上设计出了最高数据处理速度为36.63MHz的8阶LMS自适应滤波器，其速度是文献[3]通过编写底层VHDL代码设计的8阶自适应滤波器数据处理速度7倍多，是文献[50]采用DSP通用处理器TMS320C54X设计的8阶自适应滤波器处理速度25倍多，开发效率和器件性能都得到了大大地提高，这种全新的设计理念与设计方法是EDA技术的前沿与发展方向。 最后，采用异步FIFO技术，设计了高速采样自适应滤波系统，完成了对双通道AD器件AD9238与自适应滤波器的高速匹配控制，在QuartusⅡ上进行了仿真，给出了系统硬件实现的原理框图，并将采样滤波控制器与异步FIF0集成到同一芯片上，既能有效降低高频可能引起的干扰又降低了系统的成本。
上传时间： 2013-06-01
上传用户：ynwbosss
