虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

芯片介绍

  • DDS芯片AD9850的工作原理及其与单片机的接口

    介绍了美国AD公司采用先进的直接数字频率合成(DDS)技术推出的高集成度频率合成器AD9850的工作原理、主要特点及其与MCS51单片机的接口,并给出了接口电路图和部分源程序.

    标签: 9850 DDS AD 芯片

    上传时间: 2013-06-02

    上传用户:myworkpost

  • 基于DSP和FPGA的四轴运动控制卡

    本文首先从数控系统的组成与特点进行详细分析,然后对运动控制卡在整个系统中承担功能进行了分析。根据数字型号处理器件的快速运算能力和现场可编程门阵列器件的灵活、通用性提出了基于DSP器件和FPGA器件进行总体设计的规划。 本文重点详细阐述了四轴运动控制卡硬件电路的设计。通过对现有部分PC总线的介绍与比较,设计选择了PCI总线作为上位PC与运动控制卡的通信总线,并且选择PCI9052芯片来设计PCI接口模块;基于DSP器件的特点,设计选择了TMS320LF2407芯片为核心,进行运算控制单元的设计,同时对其主要内部资源进行了分配。最后,根据硬件的原理图,完成了具体电路板的制作。 对软件设计,文章主要对插补算法在DSP上的实现作了一些探讨。介绍了两种加速模式:梯形加速模式和s曲线加速模式。就逐点比较法直线和圆弧插补算法以及数字积分插补原理也进行了分析。最终,提出总体程序流程控制、速度控制算法、插补算法等的程序设计框架,并进行了具体程序设计。

    标签: FPGA DSP 四轴 运动控制卡

    上传时间: 2013-05-31

    上传用户:kennyplds

  • 基于FPGA的多路码分复用通信系统实现

    第三代移动通信系统及技术是目前通信领域的研究热点。本系统采用了第三代移动通信系统的部分关键技术,采用直接序列扩频方式实现多路宽带信号的码分复用传输。在系统设计中,我们综合考虑了系统性能要求,功能实现复杂度与系统资源利用率,选择了并行导频体制、串行滑动相关捕获方式、延迟锁相环跟踪机制、导频信道估计方案和相干解扩方式,并在Quartus软件平台上采用VHDL语言,在FPGA芯片CycloneEP1C12Q240C8上完成了系统设计。通过对硬件测试板的测试表明文中介绍的方案和设计方法是可行和有效的。并在测试的基础上对系统提出了改进意见。

    标签: FPGA 多路 通信系统

    上传时间: 2013-06-27

    上传用户:fzy309228829

  • WiMAX接收机中AGC的算法研究和FPGA实现

    用户对宽带无线接入业务、尤其是对于宽带无线化以及移动化的需求日益增加,使无线宽带接入技术WiMAX(World interoperability for Microwave Access,即全球微波接入互操作性技术)应运而生、迅猛发展,成为这两年业界关注的焦点。除了通常的互联网接入应用外,它还将在提供IPTV和VOIP等宽带业务方面取得成功,它还有可能成为一种先进的4G蜂窝电话技术。WiMAX未来将进入蜂窝电话、笔记本电脑和机顶盒等应用中。 本文在介绍WiMAX传输标准802.16d基础上,详细阐述了WiMAX接收机中信道解调芯片中的自动增益控制(Automatic Gain Control,AGC)部分。首先介绍了自动增益控制系统的基本组成和其主要特性指标,通过对一个步进式AGC的分析,得到AGC模型的输出公式。然后针对WiMAX接收机内AGC系统中的模数转换器以及AGC电路进行介绍和理论分析。本文采用SPW(Signal Processing WorkSystem)模型对AGC电路基本结构的算法分析,并结合仿真结果对AGC电路做了详尽解说并对参数进行了解释说明。 最后给出了基于SPW和FPGA(Field Programmable Gate Array)验证的结果。通过SPW对AGC进行了单独的性能测试,并结合整个系统的性能测试来说明AGC可以和系统的其他模块协同工作。在FPGA测试中,可以证明用Verilog实现后AGC也同样能较好的工作。 本文实现的基于导频的步进式的数字AGC是针对WiMAX系统的自动增益控制电路提出的解决方案。此算法结合WiMAX系统的传输方式,提出的算法具有迅速锁定信号的特点,能够满足WiMAX系统的要求。同时,由于各种关键参数设计为寄存器可配的方式,具有很好的灵活性,也就具有了更高的移植性,可以作为一种通用的数字AGC算法。

    标签: WiMAX FPGA AGC 接收

    上传时间: 2013-04-24

    上传用户:zhanditian

  • 线性光耦HCNR201在正负电压测量上的应用

    介绍了线性模拟光耦器件HCNR201的基本原理;阐述了利用该芯片对电压量进行隔离测量的测试原理以及硬件电路;给出了试验数据以及数据处理结果;证明了改种测试方法的准确性。关键词:HCNR

    标签: HCNR 201 线性光耦

    上传时间: 2013-07-28

    上传用户:pompey

  • ARM体系的嵌入式工控一体机

    随着嵌入式控制在工业领域的不断渗入,进入21世纪之后,基于ARM体系Linux操作系统的嵌入式一体化工业控制系统成为了工业控制的主要发展方向,ARM芯片不仅体积小,功耗低,而且功能强;Linux由于其开源,稳定以及成本低的优点,在嵌入式系统中得到了广泛的应用。 本文研究的主要内容是基于Linux操作系统ARM体系的嵌入式工控一体机设计与实现。该嵌入式工控一体机是基于Motorola公司研发的ARM9嵌入式系统和Linux操作系统的设备,整个系统体积小,结构精简,并有很高的执行效率。它根据特定的工业控制对象定制特定的模型与控制算法。另外,该设备自身还具备各种数字PID控制算法,实现PID闭环控制。可以应用于工业控制领域中的各类被控设备,以及为高校自动化控制实验和工业应用研究提供解决方案。它的软件编程由Qt集成开发环境实现,Qt是基于C++的针对构造图形用户界面(程序)所使用的GUI工具包,它速度块,易于使用,并具有很好的可移植性。 本文首先对嵌入式系统进行选型,然后提出了系统的软硬件整体架构和系统的启动流程。接着介绍了系统开发环境的搭建,包括启动加载器的设计和实现,Linux内核的移植,设备驱动程序的编写以及图形用户界面的实现。最后,详细介绍了一个具有创新性的案例作为该嵌入式Linux工控一体机作为通讯和控制终端的典型应用。 该嵌入式Linux工控一体机具有极好的实用性和应用前景,并且其设计和实现过程对于其它嵌入式平台也具有很好的参考价值。

    标签: ARM 嵌入式 工控

    上传时间: 2013-07-27

    上传用户:zhaiyanzhong

  • Altera FPGA芯片的封装尺寸选择指南

    Altera FPGA芯片的封装尺寸选择指南

    标签: Altera FPGA 芯片 封装尺寸

    上传时间: 2013-06-04

    上传用户:edisonfather

  • 高速FIR数字滤波器在FPGA上的实现

    常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下: 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为:定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。

    标签: FPGA FIR 数字滤波器

    上传时间: 2013-06-06

    上传用户:June

  • 动态可重构FPGA的布局布线算法研究

    可编程逻辑芯片特别是现场可编程门阵列(Field-Programmable Gate Array,FPGA)芯片的快速发展,使得新的芯片能够根据具体应用动态地调整结构以获得更好的性能,这类芯片称为动态可重构FPGA芯片(Dynamically ReconfigurableFPGA,DRFPGA)。然而,使用这类芯片构建的可重构系统在实际应用前还有许多问题需要解决。一个基本的问题就是动态可重构FPGA芯片中的可重构功能单元(Reconfigurable Functional Unit,RFU)的模块布局问题和模块间的布线问题。 本文从基本的FPGA芯片结构和CAD算法谈起,介绍了可重构计算的概念,建立了可重构计算系统模型和动态可重构FPGA芯片模型,在此模型上提出一个基于划分和时延驱动的在线布局算法,和一个基于Pathfinder协商拥塞算法的布线算法,来解决动态可重构FPGA芯片的布局和布线问题。由硬件描述语言(Hardware Description Language,HDL)描述的电路首先被划分成有限数目的层,然后将这些电路层布局到芯片的每一层,同时确保关键路径的时延最小。实验结果表明,布局算法与传统的布局算法(或者文献[37]中的算法)相比,在时延上平均减少27%,在线长上平均减少34%(或者11%),在运行时间上平均减少42%(或者97%)。布线算法与传统的布线算法相比,能够将线长降低26%,将水平通道宽度降低27%,显示出较高的性能。

    标签: FPGA 动态可重构 布局布线 算法研究

    上传时间: 2013-05-24

    上传用户:Neoemily

  • 基于DVD应用的RS编译码器的研究

    纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛的应用。 DVD是一种高容量的存储媒质。DVD技术的应用很广泛,在数字技术中占有重要地位。DVD系统中采用里德-所罗门乘积码(RS-PC:Reed-Solomon ProductCode)进行纠错,RS码译码器在伺服芯片中具有重要作用。 FPGA在开发阶段具有安全、方便、可随时修改设计等不可替代的优点,在电子系统中采用FPGA可以极大的提升硬件系统设计的灵活性,可靠性,同时提高硬件开发的速度和降低系统的成本。FPGA的固有优点使其得到越来越广泛的应用,FPGA设计技术也被越来越多的设计人员所掌握。 本文首先介绍了编码理论和常用的RS编译码算法,提出RS编码器实现方案,详细分析了译码器的ME算法和改进BM算法的实现,针对ME算法提出了一种流水线结构的纠删纠错RS译码器实现方案,在译码器复杂度和延时上作了折衷,降低了译码器的复杂度并提高了最高工作频率,利用有限域乘法器的特性对编译码电路进行优化。这些技术的采用大大的提高了RS编译码器的效率,节省了RS编译码器占用的资源。在Xilinx公司的Virtex-II系列FPGA上设计并成功实现了RS(208,192)编译码器。

    标签: DVD RS编译码

    上传时间: 2013-07-20

    上传用户:xinshou123456