基于FPGA设计数字锁相环 基于FPGA设计数字锁相环,提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案... 📅 2013-08-19 👤 Huge_Brother FPGA 数字锁相环
实现一个用于CDMA2000系统的短帧交织器,计算比较了12*16,13*15,14*14三种交织形式的性能 实现一个用于CDMA2000系统的短帧交织器,计算比较了12*16,13*15,14*14三种交织形式的性能!... 📅 2013-08-22 👤 zchpr@163.com CDMA 2000 14 12