设计四 拔河游戏机 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管，开机后只有中间一个发亮，此即拔河的中心点。 3、 游戏双方各持一个按钮，迅速地、不断地按动，产生脉冲，谁按得快，亮点就向谁的方向移动，每按一次，亮点移动一次。 4、 亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。 教学提示: 1、 按钮信号即输入的脉冲信号，每按一次按钮都应能进行有效的计数。 2、 用可逆计数器的加、减计数输入端分别接受两路脉冲信号，可逆计数器原始输出状态为0000，经译码器输出，使中间一只二极管发亮。 3、 当计数器进行加法计数时，亮点向右移；进行减法计数时，亮点向左移。 4、 由一个控制电路指示谁胜谁负，当亮点移到任一方终端时，由控制电路产生一个信号，使计数器停止计数。 5、 将双方终端二极管“点亮”信号分别接两个计数器的“使能”端，当一方取胜时，相应的计数器进行一次计数，这样得到双方取胜次数的显示。 6、 设置一个“复位”按钮，使亮点回到中心，取胜计数器也要设置一个“复位”按钮，使之能清零。
上传时间： 2015-06-08
上传用户：LouieWu
【经典设计】VHDL源代码下载～～ 其中经典的设计有：【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有：【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部（缓冲）信号】、【编码转换】、【加法器】、【编码器/译码器】、【4位乘法器】、【只读存储器】、【RSFF触发器】、【DFF触发器】、【JKFF触发器】、【计数器】、【分频器】、【寄存器】、【状态机】
上传时间： 2015-06-16
上传用户：chenxichenyue
计算机微机原理与接口实验，实验内容是熟悉8253定时/计数器的使用，包括0、1、2、3方式这四种工作方式的源程序，用汇编语言实现，在ASM里运行成功。
上传时间： 2014-09-03
上传用户：songnanhua
采用LRU替换算法。这种算法选择最久没有被访问的块作为被替换的块。 为了实现LRU算法，要在块表中为每一块设置一个计数器（cnt0，cnt1，cnt2，cnt3，）。计数器的长度为2位。
上传时间： 2015-06-30
上传用户：wxhwjf
共搜集了13个有关51单片机的一些基本程序，代码有汇编写成，内容包括计数器、温度检测等等。
上传时间： 2015-07-15
上传用户：极客
EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位，小时计数器按“12翻1”规律计数，计数器经译码器送到显示器；计数出现误差可用校时电路进行校时、校分、校秒， 可发挥部分：使闹钟具有可整点报时与定时闹钟的功能。
上传时间： 2015-08-06
上传用户：zhangyi99104144
1. 创建MyDatabase.gdb数据文件。 2. 用SYSDBA用户登录。 3. 在ISQL窗口中，依次输入本书提供的SQL语句；或者在SQL Explorer窗口中，根据表3-1至表3-10创建数据表。（通过直接注册附带光盘所提供的MyDatabase.GDB数据库文件，可以直接获得这些数据表。） 4. 在SQL Explorer窗口中，创建MyDB数据库连接。 5. 输入初始数据。除了表3-11至表3-13的内容，还需要根据需要设定院系编号、班级号和计数器。
标签： MyDatabase SYSDBA ISQL gdb
上传时间： 2015-08-07
上传用户：semi1981
使用Asp+Access+FSO+Jmail+Servu开发，安装简单，操作简便、无需专业的知识及繁琐的设置，整站完全通过后台WEB界面管理，可运行于所有Windows平台（含虚拟主机)，采用完善的绝对物理路径模式，强大的上传及在线编辑功能，自动检测用户上传的文件，管理员可自定义设置过滤非法字符或代码(如asp木马语句、色情网站信息)，支持Serv-U5.0以上所有版本，结合Serv-U，具有实时注册及开通FTP功能，并区别于一般的虚拟主机管理系统，可以用来在线建立各种个人网站，也可以建立功各类商业网站。不仅可以作为自助建站服务的平台，也可以作为网络服务商、校园网、企业内部等提供个人主页空间的管理系统。集成了多用户计数器、留言本，也可为作多用户网络硬盘程序
上传时间： 2015-08-12
上传用户：jeffery
用凌阳单片机编的一个带AD采集，语音报计数，语音报电压，计数器的一个程序，这个是我用来参加今年的浙江省电子设计大赛的程序，效果很好
上传时间： 2015-08-18
上传用户：s363994250
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。我们知道，在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述，在源代码中完成对时钟信号 CLK 的 2 分频， 4 分频， 8 分频， 16 分频。 这也是最简单的分频电路，只需要一个计数器即可。
标签： 数字电路
上传时间： 2015-08-25
上传用户：wangchong
