一个可自我学习的人工智能小模型，可进行训练，也可进行提问。
上传时间： 2013-12-29
上传用户：6546544
研究生入学考试复试英文自我介绍范文模版，以及精彩词汇语法总结
上传时间： 2013-12-26
上传用户：王楚楚
主题：用iText输出PDF报表 内容组织： 1. 自我介绍 2. 简要介绍报表是什么 3. 为什么要输出PDF，介绍PDF的优点 4. 讲解如何输出到PDF，使用iText JAR包 5. 简介iText开源项目的背景 6. iText相关API介绍 7. iText使用步骤 8. 小练习（验证性小程序），现场编程，要求如下： （1）往PDF文件中加入文字。 （2）定制PDF页面尺寸。 （3）往PDF文件中加入图像文件。 （4）往PDF文件中加入表格。 9. 完成最终目标（建立企业报表输出程序），现场编程，要求如下： 数据库Test中有一个book表，存储了关于图书的信息。建立一个Web程序，在JSP页面上显示一个查询的表单，可以根据图书名称、作者、出版社、价格来查询符合条件的图书信息。JSP页面提供三个按钮，分别是“显示在HTML”，“显示在PDF”，“下载PDF”，根据用户的选择实现不同的功能，如选择第一项，那么就像普通的Web程序一样，在JSP网页上输出查询结果，如果选择第二项，就在页面上显示动态生成的PDF文件，第三项就是下载包含查询结果的PDF文件。显然，第二项是我们的重点工作。
上传时间： 2017-09-21
上传用户：youth25
其他杂类专辑 102册 7.12G pdf自我调养巧治病 642页.pdf
标签：
上传时间： 2014-05-05
上传用户：时代将军
程序员的自我修养 - 链接、装载与库 程序员的自我修养 - 链接、装载与库
标签： 程序员
上传时间： 2022-02-09
上传用户：
l298芯片的资料总结，自我感觉比较有实用价值^_^
标签： 298
上传时间： 2013-04-24
上传用户：cxl274287265
现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟，减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑，我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础，对全数字延时锁相环(DLL)电路进行分析研究和设计，在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里，从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作，通过比较DLL与PLL、数字DLL与模拟DLL，深入的分析了全数字DLL模块电路组成结构和工作原理，设计出了符合指标要求的全数字DLL模块电路，为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展，然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑，给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析，验证电路功能，得出应用参数。在设计中，用Verilog-XL对部分电路进行数字仿真，Spectre对进行部分电路的模拟仿真，而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模，设计出的DLL工作频率范围从25MHz到400MHz，工作电压为1.8V，工作温度为-55℃～125℃，最大抖动时间为28ps，在输入100MHz时钟时的功耗为200MW，达到了国外同类产品的相应指标。最后完成了输出电路设计，可以实现时钟占空比调节，2倍频，以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。
上传时间： 2013-06-10
上传用户：yd19890720
可重构计算技术兼具通用处理器(General-Purpose Processor，GPP)和专用集成电路(Application Specific Integr—ated Circuits，ASIC)的特点，既可以提供硬件高速的特性，又具有软件可以重新配置的特性。而动态部分可重构技术是可重构计算技术的最新进展之一。该技术的要点就是在系统正常工作的情况下，修改部分模块的功能，而系统其它模块能够照常运行，这样既节约硬件资源，又增强了系统灵活性。 可重构SoC既可以在处理器上进行编程又可以改变FPGA内部的硬件结构，这使得SoC系统既具有处理器善于控制和运算的特点，又具FPGA灵活的重构特点；由于处理器和FPGA硬件是在同一块硅片上，使得它们之间的通信宽带大大提高，这种平台很适合于容错算法的实现。 本文基于863计划项目；动态重构计算机的可信实现关键技术，重点研究应用于恶劣环境中FPGA自我容错的体系结构，提出了一套完整的SoC系统的容错设计方案，并研究其实现技术，设计实现了实现该技术的硬件平台和软件算法，并验证成功。 论文取得了如下的创新性研究成果： 1、设计了实现动态重构技术的硬件平台，包括高性能的FPGA(内含入式处理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模块。 2、说明了动态重构技术的设计规范和设计流程，实现动态重构技术。 3、提出了一种基于动态重构实现容错的方法，不需要外部处理器干预，由嵌入式处理器负责管理整个过程。 4、设计并实现了嵌入式处理器运行时需要的软件，主要有两个功能，首先是从CF卡中读入重构所需的配置文件，并将配置文件写进FPGA内部的配置存储器中，改变FPGA内部的功能。其次，是实现容错技术的算法。
上传时间： 2013-04-24
上传用户：edrtbme
本文基于数据驱动原理提出并用 FPGA 实现了MPEG-2 MP@HL 的视频解码器。该解码器中的各个模块具有高内聚，低耦合的特点。只要各个模块符合数据驱动的工作方式，模块就能自我正常工作。由
上传时间： 2013-06-19
上传用户：y562413679
作为初学者，这是一篇振奋人心，启迪自我的好文章。希望与更多的人分享
上传时间： 2013-06-07
上传用户：hull021
