程序目的 在kc处各放置一个高斯脉冲源hy 在(kc-1)处放置另一个高斯脉冲源(-hy)
上传时间： 2017-01-05
上传用户：3到15
基于多相结构的内插脉冲成形滤波器的DSP 实现
上传时间： 2013-12-15
上传用户：蠢蠢66
用labview实现的脉冲计数器达到技术的效果
上传时间： 2014-01-13
上传用户：wpt
高斯一阶导数生成的UWB单脉冲信号，脉冲宽度为0.5ns
上传时间： 2014-01-12
上传用户：Shaikh
matlab编制的短脉冲ddc程序,希望对大家有帮助！
上传时间： 2013-12-14
上传用户：3到15
使用VHDL实现通信脉冲编码调制（PCM）中的a律转换，并实现串并、并串转换。
上传时间： 2014-01-02
上传用户：xieguodong1234
实现频率计1 设计要求 设计基于AT89S51的频率设计电路 1.1 设计任务 (1) 测量方波的频率:1Hz~~10kHz； (2) 计数误差不超过±1HZ；
上传时间： 2017-01-15
上传用户：cooran
采用两个定时器合用，T0设置为定时方式，T1设置为计数方式。T0定时时间为50ms，计满产生的输出信号由P1.7口发光二极管显示。同时还将该信号输入到计数器T1（P3.5脚）作为T1的计数输入脉冲，当输入信号产生由1到0的跳变时触发计数器工作,使计数器的值增1。计数器T1的初始值设置为100，计满时所用的时间为50ms×2×100，即10s。并由P1.0端口发光二极管来显示，所以P1.0端口的灯每10s点亮或熄灭一次
标签： 定时器
上传时间： 2017-01-17
上传用户：lanwei
对外部输入的高频脉冲信号进行分频，应用于FPGA/CPLD .
上传时间： 2017-01-17
上传用户：exxxds
这是我在ISP编程课上独立编写的一个采用模块化+行为描述方式实现的可控脉冲发生器。程序有四个并行模块：减数器&控制模块（用于设置发生脉冲数量并记数，同时产生控制信号）、脉冲发生模块（用于接受控制信号并产生脉冲输出）、脉冲接收模块（用于接收脉冲输出并记录脉冲个数）、显示模块（将接受模块记录到的脉冲总数显示到数码管上）。此程序是我从画逻辑结构图开始一步步独立开发的，并没有参考或仿照网络上的其他脉冲发生器源码，因此与网络上任何其他可控脉冲发生器的源码决无雷同。
上传时间： 2017-01-20
上传用户：2525775
